In the search for a fuzzy logic equ

In the search for a fuzzy logic equivalent of the FPGA, the authors have developed the design for a programmable fuzzy logic controller chip which can accept up to 4 inputs, provide up to 12 programmable membership functions to fuzzify those inputs, and provide up to 8 programmable singleton values from which an output can be synthesised. Up to 64 rules can be evaluated simultaneously. The analogue modules which perform the fuzzification, rule evaluation and defuzzification operations are interconnected in a programmable fashion, modelled on the structure of FPGAs. This design will require an area of about 6 mm2 in 0.8 μm CMOS technology and draw about 9 mA

ผลลัพธ์ (ไทย) 1:

หาเทียบเท่ากับตรรกศาสตร์ของ FPGA ผู้เขียนได้พัฒนาออกแบบสำหรับชิปที่ควบคุมตรรกะโปรแกรมเอิบซึ่งสามารถยอมรับอินพุต 4 ให้ถึง 12 ฟังก์ชันสมาชิกโปรแกรมการ fuzzify ปัจจัยการผลิตเหล่านั้น และให้ค่าโปรแกรมเดี่ยวถึง 8 ซึ่งสามารถ synthesised output ถึงกฎ 64 สามารถประเมินพร้อมกัน อนาล็อกโมซึ่งทำการ fuzzification กฎ defuzzification และประเมินผลการดำเนินงานจะเชื่อมต่อกันในโปรแกรม คือ แบบจำลองบน FPGAs ออกแบบนี้จะต้องใช้พื้นที่ประมาณ 6 มม 2 ได้ภายในเทคโนโลยี CMOS μm 0.8 และวาดประมาณ 9 mA

ผลลัพธ์ (ไทย) 2:

ในการค้นหาเทียบเท่าตรรกศาสตร์ของ FPGA ที่ผู้เขียนได้มีการพัฒนาออกแบบสำหรับตรรกศาสตร์โปรแกรมชิปควบคุมที่สามารถยอมรับได้ถึง 4 ปัจจัยการผลิตให้ได้ถึง 12 ฟังก์ชั่นการเป็นสมาชิกโปรแกรมเพื่อ fuzzify ปัจจัยการผลิตเหล่านั้นและให้บริการได้ถึง 8 ค่าเดี่ยวโปรแกรมจากการที่การส่งออกสามารถสังเคราะห์ ถึง 64 กฎสามารถประเมินได้พร้อมกัน โมดูลอนาล็อกซึ่งดำเนินการ fuzzification การประเมินผลและการดำเนินงานกฎ defuzzification จะถูกเชื่อมต่อในรูปแบบโปรแกรมในรูปแบบโครงสร้างของ FPGAs การออกแบบนี้จะต้องมีพื้นที่ประมาณ 6 mm2 ใน 0.8 ไมครอนเทคโนโลยี CMOS และวาดประมาณ 9 มิลลิแอมป์

ผลลัพธ์ (ไทย) 3:

ในการค้นหาตรรกศาสตร์คลุมเครือเทียบเท่าของ FPGA , ผู้เขียนได้พัฒนาออกแบบโปรแกรมตัวควบคุมฟัซซี่ชิพซึ่งสามารถยอมรับได้ถึง 4 ปัจจัย ให้ถึง 12 ฟังก์ชันสมาชิกโปรแกรมเพื่อ fuzzify ปัจจัยเหล่านั้น และให้บริการได้ถึง 8 โปรแกรม Singleton ค่าซึ่ง output สามารถสังเคราะห์ . ถึง 64 กฎสามารถประเมินพร้อมกันอนาล็อกโมดูลซึ่งแสดงฟัซซีฟิเคชั่นการประเมินผลกฎและดีฟัซซิฟิเคชันการจะเชื่อมต่อกันในแฟชั่นโปรแกรมจำลองบนโครงสร้างของการออกแบบ . การออกแบบนี้จะต้องใช้พื้นที่ประมาณ 6 ม. เทคโนโลยี CMOS 0.8 แน่นในμเขียนมาเกี่ยวกับ 9