The hardware implementation of the

The hardware implementation of the system was modelled
with a fully synthesizable RTL-level VHDL. The
complex multiplier implementation is based on a simple
modification to the principle complex multiplication
equations (3) and (5).

ผลลัพธ์ (ไทย) 1:

ใช้ฮาร์ดแวร์ของระบบถูกคือ แบบจำลองมี synthesizable ทั้งหมดที่ระดับ RTL VHDL ที่นำตัวคูณซับซ้อนตามที่เรียบง่ายปรับเปลี่ยนหลักการซับซ้อนของคูณสมการ (3) และ (5)

ผลลัพธ์ (ไทย) 2:

การใช้ฮาร์ดแวร์ของระบบเป็นรูปแบบ
ที่มี synthesizable อย่างเต็มที่ VHDL RTL ระดับ
การดำเนินการคูณที่ซับซ้อนจะขึ้นอยู่กับการที่ง่ายและ
การปรับเปลี่ยนหลักการคูณที่ซับซ้อน
สมการ (3) และ (5)

ผลลัพธ์ (ไทย) 3:

ฮาร์ดแวร์ที่ใช้ระบบจำลอง
ด้วยภาษาระดับ RTL อย่างเต็มที่ synthesizable .
ใช้ตัวคูณที่ซับซ้อนขึ้นอยู่กับการปรับเปลี่ยนง่าย

กับหลักการที่ซับซ้อนคูณสมการ ( 3 ) และ ( 5 )