considerations or finite power-supp

considerations or finite power-supply voltages may also limit
the designer’s ability to decrease .
Flicker noise, or noise, is a major concern for a low-noise
low-frequency circuit. We minimize the effects of flicker noise
by using pMOS transistors as input devices and by using devices
with large gate areas. Flicker noise in pMOS transistors is typically
one to two orders of magnitude lower than flicker noise in
nMOS transistors as long as does not greatly exceed the
threshold voltage [21], [25] and flicker noise is inversely proportional
to gate area. All transistors should be made as large as
possible to minimize noise. However, as devices –
are made larger, and increase, leading once again to a reduced
phase margin. As and are made larger, the OTA
input capacitance increases. The input-referred noise of the
bioamplifier can be related to the OTA input-referred noise by
(5)
where and are the feedback network capacitors shown in
Fig. 1. Since contributes to a capacitive divider that attenuates
the input signal, any increase in increases the input-referred
noise of the overall circuit [26]. An optimum gate area
for and can be found to minimize noise.
Lateral p-n-p transistors can be built in standard CMOS technology
for low-frequency applications, and exhibit lower
noise than MOS transistors [27]. We did not use p-n-p devices
for the input transistors and because the base current
would have to flow through the MOS-bipolar devices. This dc
current would bias the pseudoresistors toward an operating point
with lower incremental resistance and raise the low-frequency
cutoff. The inherently high ratio of bipolar transistors
makes them unsuitable for devices – in our OTA design,
as shown in (4).
C. Noise Efficiency Factor
Since we are interested in minimizing noise within a strict
power budget, we must consider the tradeoff between power
and noise. The noise efficiency factor (NEF) introduced in [7]
quantifies this tradeoff:
NEF (6)
where is the input-referred rms noise voltage, is the
total amplifier supply current, and BW is the amplifier bandwidth
in hertz. An amplifier using a single bipolar transistor
(with no noise) has an NEF of one; all practical circuits
have higher values.

ผลลัพธ์ (ไทย) 1:

พิจารณาหรือแรงดันไฟฟ้าของแหล่งจ่ายไฟมีจำกัดอาจยังจำกัดความสามารถของนักออกแบบเพื่อลดสั่นไหวเสียงรบกวน หรือเสียง เป็นความกังวลหลักสำหรับสัญญาณรบกวนต่ำวงจรความถี่ต่ำ เราลดผลกระทบของเสียงสั่นไหวโดยใช้ทรานซิสเตอร์ pMOS เป็นอุปกรณ์ป้อนข้อมูล และ โดยใช้อุปกรณ์มีพื้นที่ขนาดใหญ่ประตู คือเสียงสั่นไหวในทรานซิสเตอร์ pMOSหนึ่งถึงสองอันดับของขนาดต่ำกว่าเสียงสั่นไหวในทรานซิสเตอร์ nMOS ตราบเท่าที่ไม่มากเกินตัวขีดจำกัดแรงดัน [21], [25] และเสียงสั่นไหวเป็นสัดส่วนตรงกันข้ามพื้นที่ประตู ทรานซิสเตอร์ทั้งหมดควรจะทำขนาดใหญ่เป็นไปได้ในการลดเสียงรบกวน อย่างไรก็ตาม เป็นอุปกรณ์ –ขนาด และเพิ่ม ขึ้น อีกครั้งนำไปสู่การลดระยะขอบ เป็น และขนาด การ OTAป้อนค่าความจุเพิ่มขึ้น เสียงเรียกเข้าของการbioamplifier สามารถเกี่ยวข้องกับเสียงเรียกเข้า OTA โดย(5)ที่มี คาปาซิเตอร์เครือข่ายที่แสดงในคำติชมรูปที่ 1 ตั้งแต่ก่อให้เกิดการแบ่ง capacitive ที่ฉุนสัญญาณ การเพิ่มจำนวนเพิ่มอินพุตเรียกเสียงรบกวนของวงจรโดยรวม [26] พื้นที่ประตูที่เหมาะสมสำหรับ และสามารถพบได้ในการลดเสียงรบกวนสามารถสร้างมาตรฐานเทคโนโลยี CMOS ทรานซิสเตอร์ข้าง p-n-pสำหรับการใช้งานความถี่ต่ำ และจัดแสดงด้านล่างเสียงกว่าทรานซิสเตอร์ MOS [27] เราไม่ได้ใช้อุปกรณ์ p-n-pสำหรับทรานซิสเตอร์อินพุต และเนื่องจากปัจจุบันฐานจะมีการไหลผ่านอุปกรณ์สองขั้ว MOS Dc นี้ปัจจุบันจะอคติ pseudoresistors ไปทางจุดปฏิบัติงานต่ำกว่าความต้านทานเพิ่มขึ้นและเพิ่มความถี่ต่ำตัด อัตราส่วนความสูงของทรานซิสเตอร์สองขั้วทำให้ไม่เหมาะสมสำหรับอุปกรณ์ของเราออกแบบ OTAดังแสดงใน (4)ค.เสียงปัจจัยประสิทธิภาพเนื่องจากเรามีความสนใจในการลดเสียงรบกวนภายในเข้มงวดงบประมาณพลังงาน เราต้องพิจารณาข้อดีข้อเสียระหว่างอำนาจและเสียงรบกวน ปัจจัยประสิทธิภาพเสียง (NEF) ที่นำมาใช้ใน [7]ประเมินข้อดีข้อเสียนี้:NEF (6)ที่เป็นแรงดันเสียงเรียกว่าอินพุต rms เป็นการกระแสไฟจ่ายรวมแอมพลิฟายเออร์ และ BW เป็นแบนด์วิดธ์แอมพลิฟายเออร์ในเฮิรตซ์ เครื่องขยายเสียงใช้ทรานซิสเตอร์สองขั้วแบบเดียว(ไม่มีเสียง) มีการ NEF ของหนึ่ง วงจรปฏิบัติทั้งหมดมีค่าสูงขึ้น

ผลลัพธ์ (ไทย) 2:

การพิจารณาหรือแรงดันไฟฟ้าพาวเวอร์ซัพพลาย จำกัด ยังอาจ จำกัด
ความสามารถของนักออกแบบเพื่อลด.
สั่นไหวเสียงหรือเสียงเป็นข้อกังวลสำคัญสำหรับเสียงรบกวนต่ำ
วงจรความถี่ต่ำ เราลดผลกระทบของเสียงสั่น
โดยใช้พีมอสทรานซิสเตอร์เป็นอุปกรณ์ป้อนข้อมูลและโดยการใช้อุปกรณ์
ที่มีพื้นที่ขนาดใหญ่ประตู เสียงสั่นไหวในพีมอสทรานซิสเตอร์เป็นปกติ
1-2 คำสั่งของขนาดต่ำกว่าเสียงสั่นไหวใน
NMOS ทรานซิสเตอร์ตราบใดที่ไม่มากเกินกว่า
แรงดันเกณฑ์ [21] [25] และเสียงรบกวนการสั่นไหวเป็นสัดส่วนผกผัน
กับพื้นที่ประตู ทรานซิสเตอร์ทั้งหมดควรจะทำขนาดใหญ่เป็น
ไปได้ที่จะลดเสียงรบกวน แต่เป็นอุปกรณ์ -
จะทำขนาดใหญ่และการเพิ่มขึ้นนำอีกครั้งเพื่อลด
อัตรากำไรขั้นตอน ในฐานะที่เป็นและจะทำขนาดใหญ่ OTA
การป้อนข้อมูลความจุเพิ่มขึ้น เสียงเรียกอินของ
bioamplifier สามารถที่เกี่ยวข้องกับเสียงนำเข้าเรียกว่า OTA โดย
(5)
ซึ่งและมีตัวเก็บประจุเครือข่ายความคิดเห็นที่แสดงใน
รูป 1. เนื่องจากก่อให้เกิด divider capacitive ที่ลดทอน
สัญญาณเพิ่มขึ้นใด ๆ ในการเพิ่มขึ้นของการป้อนข้อมูลเรียก
เสียงรบกวนของวงจรรวม [26] พื้นที่ประตูที่ดีที่สุด
และสามารถพบได้ในการลดเสียงรบกวน.
ทรานซิสเตอร์ PNP ด้านข้างสามารถสร้างขึ้นใน CMOS เทคโนโลยีมาตรฐาน
สำหรับการใช้งานความถี่ต่ำและจัดแสดงที่ต่ำกว่า
เสียงกว่ามอสทรานซิสเตอร์ [27] เราไม่ได้ใช้อุปกรณ์ PNP
ทรานซิสเตอร์เข้าและเพราะฐานในปัจจุบัน
จะต้องไหลผ่านอุปกรณ์ MOS-สองขั้ว DC นี้
ในปัจจุบันจะมีอคติ pseudoresistors ไปยังจุดเชื่อมต่อการดำเนินงาน
ที่มีความต้านทานที่เพิ่มขึ้นลดลงและเพิ่มความถี่ต่ำ
ตัด อัตราส่วนสูงโดยเนื้อแท้ของทรานซิสเตอร์สองขั้ว
ทำให้พวกเขาไม่เหมาะสมสำหรับอุปกรณ์ - ในการออกแบบ OTA ของเรา
ตามที่แสดงใน (4).
ซี เสียงรบกวนปัจจัยประสิทธิภาพ
เนื่องจากเรามีความสนใจในการลดเสียงรบกวนภายในเข้มงวด
งบประมาณอำนาจเราจะต้องพิจารณาการถ่วงดุลอำนาจระหว่างอำนาจ
และเสียงรบกวน ปัจจัยที่มีประสิทธิภาพเสียง (NEF) นำมาใช้ใน [7]
quantifies ถ่วงดุลอำนาจนี้:
NEF (6)
ที่เป็นแรงดันไฟฟ้าอินพุตเสียงเรียก-RMS เป็น
อุปทานขยายเสียงทั้งหมดในปัจจุบันและ BW เป็นแบนด์วิดธ์เครื่องขยายเสียง
ในเฮิร์ตซ์ เครื่องขยายเสียงโดยใช้ทรานซิสเตอร์สองขั้วเดียว
(ไม่มีเสียง) มี NEF หนึ่ง; วงจรการปฏิบัติทั้งหมด
มีค่าที่สูงกว่า

ผลลัพธ์ (ไทย) 3:

การพิจารณาหรือแหล่งจ่ายไฟแรงดันไฟฟ้าอาจจำกัดจำกัดความสามารถของนักออกแบบเพื่อลดสั่นไหว เสียง หรือเสียง เป็นความกังวลหลักสำหรับโซวงจรความถี่ต่ำ . เราลดผลกระทบเสียงสั่นโดยใช้ทรานซิสเตอร์เป็นอุปกรณ์ป้อนข้อมูลและ pmos โดยใช้อุปกรณ์กับพื้นที่ที่ประตูใหญ่ ภาพยนตร์เสียงใน pmos ซึ่งโดยปกติคือหนึ่งในคำสั่งของขนาดต่ำกว่า 2 เสียงสั่นnmos ทรานซิสเตอร์ ตราบใดที่ไม่ได้มากเกินเกณฑ์แรงดัน [ 21 ] , [ 25 ] และเสียงสั่นเป็นปฏิภาคผกผันที่บริเวณประตู ทุกตัวควรทำให้ใหญ่เท่าเป็นไปได้ที่จะลดเสียงรบกวน อย่างไรก็ตาม ขณะที่อุปกรณ์จำกัดมีขนาดใหญ่ และเพิ่มนำอีกครั้งให้ลดลงระยะขอบ เป็นและมีขนาดใหญ่ โอตะเพิ่มความจุข้อมูล เรียกเข้าเสียงของbioamplifier สามารถที่เกี่ยวข้องกับเสียง โดยใส่เรียกว่า โอตะ( 5 )และความคิดเห็นที่แสดงในเครือข่ายผู้ผลิตรูปที่ 1 ตั้งแต่ก่อให้แบบแบ่งที่ลดทอนสัญญาณเพิ่มขึ้น เพิ่มข้อมูลอ้างอิงใด ๆเสียงโดยรวมวงจร [ 26 ] บริเวณประตูที่เหมาะสมและสามารถพบได้ในการลดเสียงรบกวนทรานซิสเตอร์ p-n-p ด้านข้างสามารถสร้างขึ้นในเทคโนโลยี CMOS มาตรฐานสำหรับการใช้งานที่ความถี่ต่ำ และมีกว่าเสียงดังกว่ามอส [ 27 ] เราไม่ได้ใช้อุปกรณ์ p-n-pสำหรับใส่ทรานซิสเตอร์และเนื่องจากฐานในปัจจุบันจะไหลผ่านไปแบบอุปกรณ์ DC นี้ปัจจุบันจะอคติ pseudoresistors ต่อจุดปฏิบัติการลดเพิ่มความต้านทานและเพิ่มความถี่ต่ำทางลัด อัตราส่วนรวมสูงของไบโพลาร์ทรานซิสเตอร์ทำให้พวกเขาไม่เหมาะสมสำหรับอุปกรณ์สำหรับการออกแบบ OTA ของเราตามที่แสดงใน ( 4 )ปัจจัย C เสียงประสิทธิภาพเราสนใจในการลดเสียงรบกวนภายในอย่างเข้มงวดประหยัดพลังงาน เราต้องพิจารณาข้อเสียระหว่างอำนาจและเสียงรบกวน เสียงประสิทธิภาพปัจจัย ( เนฟ ) แนะนำใน [ 7 ]quantifies ข้อเสียนี้เนฟ ( 6 )ที่เป็นอินพุตเรียกว่า RMS แรงดันเสียง คือรวมแอมป์จ่ายกระแสและ BW เป็นเครื่องขยายเสียงแบนด์วิดธ์ในเฮิรตซ์ เครื่องขยายเสียงที่ใช้ไบโพลาร์ทรานซิสเตอร์เดี่ยว( ไม่มีเสียง ) มีเนฟหนึ่ง ; วงจรปฏิบัติทั้งหมดจะมีค่าสูงกว่า