SAMPLE-AND-HOLD CIRCUITSCircuit De

SAMPLE-AND-HOLD CIRCUITSCircuit Design
1) For LF 353 op-amp, Input bias current (IB(max))  200 pA
2) For FET, Gate-source reverse current (IGSS)
3) For FET, Channel resistance (RDS(on))
4) let R1 = R2 = 1 M
5) Capacitor discharge current (Id) = IB(max) + IGSS

6) Compute C1,
7) V = % error due to discharge during the holding time
8) Holding time (th) = t2
9) Compute the acquisition time (t1)
For 0.1% error due to acquisition time,
 t1(min) = 7C1RD(on)
10) For FET, Gate–Source Cutoff Voltage (VGS(off))
 V1(-) = -VGS(off)
 V1(+)  Vo

ผลลัพธ์ (ไทย) 1:

การออกแบบวงจรวงจรตัวอย่าง และถือ1) สำหรับ op LF 353-แอมป์ ใส่อคติปัจจุบัน (IB(max))  200 ป่า2) สำหรับ FET ปัจจุบันย้อนต้นเกต (IGSS) 3) ช่องสำหรับ FET ความต้านทาน (RDS(on)) 4 ให้ R1 = R2 = M ที่ 1 5) ปัจจุบันปล่อยตัวเก็บประจุ (Id) = IB(max) + IGSS 6) คำนวณ C1 7) V =ข้อผิดพลาด%ครบกำหนดปลดในระหว่างเวลาถือ 8) จับเวลา (th) = t2 9) คำนวณซื้อเวลา (t1) สำหรับข้อผิดพลาด 0.1% จากการซื้อเวลา คล้าย t1(min) = 7C1RD(on) 10) สำหรับ FET เกทแหล่งตัดยอดแรงดัน (VGS(off)) คล้าย V1(-) =-VGS(off) คล้าย V1(+)  Vo

ผลลัพธ์ (ไทย) 2:

ตัวอย่างและถือวงจร? การออกแบบวงจร
1) LF 353 สหกรณ์แอมป์อคติการป้อนข้อมูลปัจจุบัน (IB (สูงสุด))  200 pA
2) FET ประตูย้อนกลับแหล่งที่มาปัจจุบัน (IGSS)
3) FET ต้านทานช่อง (RDS (บน))
4) ให้ R1 = R2 = 1 M
5) การปล่อยประจุปัจจุบัน (Id) = IB (สูงสุด) + IGSS 6) Compute C1, ? 7) Vข้อผิดพลาด =% เนื่องจากการปล่อยในช่วงการถือครอง เวลา8) เวลาโฮลดิ้ง (th) = t2 9) คำนวณเวลาการเข้าซื้อกิจการ (t1) สำหรับข้อผิดพลาด 0.1% เนื่องจากเวลาการเข้าซื้อกิจการ t1 (นาที) = 7C1RD (บน) 10) สำหรับ FET, เกตและแหล่ง แรงดันไฟฟ้าลัด (VGS (ปิด))  V1 (-) = -VGS (ปิด)  V1 (+)  Vo

ผลลัพธ์ (ไทย) 3:

sample-and-hold วงจรการออกแบบวงจร 
1 ) ถ้าคุณ OP แอมป์ปัจจุบันใส่อคติ ( IB ( max ) )  200 Pa
2 ) เฟตตูที่มาย้อนกลับปัจจุบัน ( igss )
3 ) สามารถต้านทานช่องทาง ( RDS ( บน )
4 ) ให้ R1 = R2 = 1 M 
5 ) กระแสไฟฟ้าประจุ ( ID ) = IB ( สูงสุด ) igss

6 ) คำนวณ :
 7 )  V = ข้อผิดพลาด % เนื่องจากการปล่อยในเวลาถือ
8 ) เวลาถือ ( th ) = T2
9 ) คำนวณการซื้อเวลา ( T1 )
0.1 % ผิดพลาดเนื่องจากเวลาซื้อ
 T1 ( นาที ) = 7  C1  RD ( บน )
10 ) เฟต , ประตู–แหล่งตัดแรงดัน ( วีจีเ ( ปิด ) )
 V1 ( - ) = - ( ปิด )
วีจีเ  V1 ( )  O