C. Field-Programmable Gate Arrays (

C. Field-Programmable Gate Arrays (FPGA’s) and Programmable Logic Devices (PLD’s)
Field-programmable gate arrays (FPGA’s) are a special class of ASIC’s which differ from mask-programmed gate arrays in that their programming is done by end-users at their site with no IC masking steps.
An FPGA consists of an array of logic blocks that can be programmably connected to realize different designs. Current commercial FPGA’s utilize logic blocks that are based on one of the following: transistor pairs, basic small gates (two-input NAND’s and exclusive-OR’s), multiplexers, look-up tables, and wide fan-in AND-OR structures.
The programming of FPGA’s is via electrically programmable switches that are implemented by one of three main technologies: static RAM (SRAM), antifuse, and floating gate.
- Static RAM technology: the switch is a pass transistor that is controlled by the state of a static RAM bit. A SRAM-based FPGA is programmed by writing data in the static RAM.
- Antifuse technology: an antifuse is a two-terminal device that irreversibly changes from a high-resistance to a low-resistance link when electrically programmed by a high voltage.
- Floating-gate technology: the switch is a floating-gate transistor that can be turned off by injecting a charge on the floating gate. The charge can be removed by exposing the floating gate to ultraviolet (UV) light (EPROM technology) or by using an electric voltage (EEPROM technology).
The design process of an FPGA consists of three main stages: a) logic design and simulation, b) placement, routing
and connectivity check, and c) programming. This process is the same as that used for a semicustom ASIC gate array, except for the last stage, and uses mostly the same software tools.
Current FPGA’s offer complexity equivalent to a 20000 gate conventional gate array and typical system clock speeds of 40-60 MHz. This size is much smaller than mask-programmed gate arrays but large enough to implement relatively complex functions on a single chip.
The main advantage of FPGA’s over mask-programmed ASIC’s is the fast tumaround that can significantly reduce
design risk because a design error can be corrected quickly and inexpensively by reprogramming the FPGA.
Programmable logic devices (PLD’s) are uncornmitted arrays of AND and OR logic gates that can be organized
to perform dedicated functions by selectively making the interconnections between the gates. Recent PLD’s have
additional elements (output logic macro cell, clock, security fuse, tri-state output buffers, and programmable output feedback) that make them more adaptable for digital implementations. The most popular PLD’s are PAL’s (programmable logic array) and GAL’S (generic array logic). Programming of PLD’s can be done by blowing fuses (in PAL’s) or by EEPROM or SRAM technologies which provide re-programmability.

ผลลัพธ์ (ไทย) 1:

ฟิลด์โปรแกรม C. เกเรย์ (FPGA ของ) และอุปกรณ์ตรรกะโปรแกรม (PLD ของ) ฟิลด์โปรแกรมเกเรย์ (FPGA ของ) มีชั้นเรียนพิเศษของ ASIC ของซึ่งแตกต่างจากอาร์เรย์เกโปรแกรมรูปแบบที่โปรแกรมของพวกเขาจะกระทำ โดยผู้ใช้ในไซต์ของพวกเขากับ IC ไม่กำบังตอน FPGA ประกอบด้วยอาร์เรย์ของบล็อกตรรกะที่สามารถจะเชื่อมต่อ programmably ตระหนักถึงการออกแบบ พาณิชย์ปัจจุบันของ FPGA ใช้บล็อกตรรกะที่ใช้หนึ่งในต่อไปนี้: ทรานซิสเตอร์คู่ ประตูพื้นฐานขนาดเล็ก (สองอินพุต NAND และเฉพาะ OR), ตัว ค้นหาตาราง และกว้าง fan-in และ-หรือโครงสร้าง การเขียนโปรแกรมของ FPGA จะผ่านสวิตช์ไฟฟ้าโปรแกรมที่ดำเนินการ โดยเทคโนโลยีหลักที่สาม: static RAM (SRAM), antifuse และลอยเก -Static RAM เทคโนโลยี: สวิตช์เป็นทรานซิสเตอร์ผ่านที่ถูกควบคุม โดยสถานะของบิต RAM คง FPGA ที่ใช้ SRAM เป็นโปรแกรม โดยการเขียนข้อมูลใน RAM คง -เทคโนโลยี antifuse: antifuse การเป็นอุปกรณ์สองเทอร์มินัลที่สะท้อนการเปลี่ยนแปลงจากความต้านทานสูงการเชื่อมโยงความต้านทานต่ำเมื่อตั้งโปรแกรมนวด ด้วยแรงดันสูง -ลอยตัวประตูเทคโนโลยี: สวิตช์เป็นทรานซิสเตอร์ลอยประตูที่สามารถเปิดปิด โดย injecting ค่าธรรมเนียมประตูลอย ค่าธรรมเนียมสามารถเอาออก โดยเปิดเผยประตูลอยรังสีอัลตราไวโอเลต (UV) แสง (EPROM เทคโนโลยี) หรือใช้เป็นแรงดันไฟฟ้า (EEPROM เทคโนโลยี) กระบวนการออกแบบ FPGA ประกอบด้วยขั้นตอนหลักที่สาม: ออกแบบตรรกะ) และจำลอง ขตำแหน่ง สายงานการผลิต และตรวจสอบการเชื่อมต่อ และ c) เขียนโปรแกรม กระบวนการนี้เหมือนกับที่ใช้สำหรับเรย์เก semicustom ASIC เว้นระยะสุดท้าย และใช้ส่วนใหญ่เหมือนกับซอฟต์แวร์เครื่องมือ FPGA ที่ปัจจุบันมีความซับซ้อนเท่ากับอาร์เรย์เป็นประตูธรรมดาประตู 20000 และระบบทั่วไปนาฬิกาความเร็ว 40-60 MHz ขนาดนี้เป็นขนาดเล็กกว่าประตูโปรแกรมรูปแบบอาร์เรย์ชุดแต่ขนาดใหญ่พอที่จะใช้ฟังก์ชันค่อนข้างซับซ้อนในการชิ ประโยชน์หลักของของ FPGA ผ่านโปรแกรมรูปแบบ ASIC ของคือ tumaround อย่างรวดเร็วซึ่งสามารถลด ออกแบบความเสี่ยงเนื่องจากมีข้อผิดพลาดในการออกแบบสามารถแก้ไขได้อย่างรวดเร็ว และราคาไม่แพง โดย FPGA การ reprogramming อุปกรณ์ตรรกะโปรแกรม (PLD ของ) เป็นอาร์เรย์ uncornmitted และและ หรือประตูตรรกะที่สามารถจัด เพื่อทำหน้าที่เฉพาะ โดยเลือกทำการ interconnections ระหว่างประตู PLD ที่ล่าสุดได้ เพิ่มเติมองค์ประกอบ (ผลตรรกะโคเซลล์ นาฬิกา ชนวนความปลอดภัย ตรีรัฐบัฟเฟอร์ และผลป้อนกลับผลลัพธ์โปรแกรม) ที่ทำให้พวกเขาสามารถปรับเปลี่ยนเพิ่มเติมสำหรับการใช้งานดิจิทัล ของ PLD นิยมเป็น PAL ของ (แถวลำดับตรรกะโปรแกรม) และ GAL ของ (ตรรกะทั่วไปอาร์เรย์) การเขียนโปรแกรมของ PLD สามารถทำได้ โดยเป่าฟิวส์ (ใน PAL ของ) หรือเทคโนโลยี EEPROM หรือ SRAM ซึ่งมี re-programmability

ผลลัพธ์ (ไทย) 2:

ซีอะเรย์เกฟิลด์โปรแกรมได้ (FPGA) และอุปกรณ์ Programmable Logic Devices (PLD) ของ
อาร์เรย์ประตูสนามโปรแกรม (FPGA) ที่มีระดับพิเศษของ ASIC ซึ่งแตกต่างจากอาร์เรย์ประตูหน้ากากโปรแกรมในการเขียนโปรแกรมของพวกเขาจะทำโดยผู้ใช้ขั้นปลายที่ เว็บไซต์ของพวกเขาที่ไม่มีกำบัง IC ขั้นตอน.
FPGA ประกอบด้วยอาร์เรย์ของบล็อกตรรกะที่สามารถเชื่อมต่อ programmably ที่จะตระหนักถึงการออกแบบที่แตกต่างกัน ปัจจุบันการค้าของ FPGA ใช้บล็อกตรรกะที่อยู่บนพื้นฐานหนึ่งต่อไปนี้:. คู่ทรานซิสเตอร์, ประตูขนาดเล็กระดับล่าง (สองอินพุต NAND และพิเศษหรือของ) multiplexers, มองขึ้นตารางและกว้างพัดลมใน AND-หรือโครงสร้าง
การเขียนโปรแกรม FPGA คือผ่านทางสวิทช์โปรแกรมระบบไฟฟ้าที่มีการดำเนินการโดยหนึ่งในสามของเทคโนโลยีหลัก. RAM คงที่ (SRAM) antifuse และประตูลอย
- เทคโนโลยี RAM ไฟฟ้าสถิต: สวิทช์เป็นทรานซิสเตอร์ผ่านที่ถูกควบคุมโดยรัฐคงที่ RAM บิต FPGA SRAM ที่ใช้เป็นโปรแกรมโดยการเขียนข้อมูลใน RAM คง.
- เทคโนโลยี antifuse: antifuse เป็นอุปกรณ์สองขั้วที่ถาวรจากการเปลี่ยนแปลงความต้านทานสูงเพื่อเชื่อมโยงความต้านทานต่ำเมื่อโปรแกรมโดยระบบไฟฟ้าแรงสูง.
- เทคโนโลยีประตูลอย: สวิทช์เป็นทรานซิสเตอร์ลอยประตูที่สามารถเปิดออกโดยการฉีดค่าใช้จ่ายในประตูลอย ค่าใช้จ่ายที่สามารถถอดออกได้โดยการเปิดเผยประตูลอยอัลตราไวโอเลต (UV) (เทคโนโลยี EPROM) หรือโดยการใช้แรงดันไฟฟ้า (เทคโนโลยี EEPROM).
ขั้นตอนการออกแบบของ FPGA ประกอบด้วยสามขั้นตอนหลัก) การออกแบบตรรกะและการจำลอง ข) การจัดวางเส้นทาง
และตรวจสอบการเชื่อมต่อและค) การเขียนโปรแกรม กระบวนการนี้เป็นเช่นเดียวกับที่ใช้สำหรับอาร์เรย์ประตูซิก semicustom ยกเว้นขั้นตอนสุดท้ายและส่วนใหญ่ใช้เครื่องมือซอฟต์แวร์เดียวกัน.
ปัจจุบันเทียบเท่าซับซ้อนเสนอ FPGA เพื่อ 20000 ประตูอาร์เรย์ประตูธรรมดาและความเร็วสัญญาณนาฬิกาของระบบทั่วไป 40-60 เมกะเฮิรตซ์ ขนาดนี้มีขนาดเล็กกว่าอาร์เรย์ประตูหน้ากากโปรแกรม แต่มีขนาดใหญ่พอที่จะใช้ฟังก์ชั่นที่ค่อนข้างซับซ้อนในชิปตัวเดียว.
ประโยชน์หลักของ FPGA กว่าหน้ากากโปรแกรม ASIC เป็น tumaround อย่างรวดเร็วที่สำคัญสามารถลด
ความเสี่ยงในการออกแบบเนื่องจากข้อผิดพลาดในการออกแบบที่สามารถ การแก้ไขได้อย่างรวดเร็วและราคาไม่แพงโดย reprogramming FPGA.
อุปกรณ์ Programmable Logic Devices (PLD) ที่มีอาร์เรย์ของ uncornmitted AND และตรรกะหรือประตูที่สามารถจัดระเบียบ
ในการปฏิบัติหน้าที่โดยเฉพาะการคัดเลือกการเชื่อมโยงระหว่างประตู ล่าสุดของ PLD มี
องค์ประกอบเพิ่มเติม (มือถือเอาท์พุทตรรกะแมโคร, นาฬิกา, ฟิวส์รักษาความปลอดภัยรัฐ tri บัฟเฟอร์การส่งออกและข้อเสนอแนะการส่งออกโปรแกรม) ที่ทำให้พวกเขาปรับตัวได้มากขึ้นสำหรับการใช้งานดิจิตอล PLD นิยมมากที่สุดเป็นของ PAL (อาร์เรย์ตรรกะโปรแกรม) และ GAL'S (ตรรกะอาร์เรย์ทั่วไป) การเขียนโปรแกรมของ PLD สามารถทำได้โดยการเป่าฟิวส์ (ในของ PAL) หรือ EEPROM หรือเทคโนโลยีที่ให้ SRAM อีกโปรแกรม

ผลลัพธ์ (ไทย) 3:

C . สาขาโปรแกรมอาร์เรย์ ( 4 ประตู ) และอุปกรณ์ตรรกะโปรแกรม ( PLD )
สนามแบบอาร์เรย์ ( 4 ประตู ) ของคลาสพิเศษของ ASIC ซึ่งแตกต่างจากหน้ากากโปรแกรมอาร์เรย์ในการเขียนโปรแกรมของพวกเขาคือประตูที่ทำโดยผู้ใช้ที่เว็บไซต์ของพวกเขา ไม่มี IC กระดาษกาว ขั้นตอน
FPGA ประกอบด้วยอาร์เรย์ของบล็อกตรรกะที่สามารถเชื่อมต่อ programmably ตระหนักถึงการออกแบบที่แตกต่างกัน เชิงพาณิชย์ปัจจุบันใช้ตรรกะ FPGA เป็นบล็อกที่อยู่บนพื้นฐานของหนึ่งต่อไปนี้ : คู่ทรานซิสเตอร์ประตูเล็ก ( สองอินพุตพื้นฐานและและเอกสิทธิ์หรือ ) , multiplexers , มองขึ้นตาราง และแฟนคลับมากมายในโครงสร้าง and-or .
การเขียนโปรแกรมของ FPGA คือทางไฟฟ้าสลับโปรแกรมที่ดำเนินการโดยหนึ่งในสามของเทคโนโลยีหลัก : Static RAM ( SRAM ) antifuse และลอยอยู่หน้าประตู
- โอ้เอ้เทคโนโลยีเปลี่ยนเป็นผ่านทรานซิสเตอร์ที่ถูกควบคุมโดยรัฐของบิต แรมแบบคงที่ เป็น SRAM ใช้ FPGA เป็นโปรแกรมโดยการเขียนข้อมูลในแรมแบบคงที่
- antifuse เทคโนโลยีการ antifuse เป็นสองขั้วอุปกรณ์ที่เสียหายจากการเปลี่ยนแปลงความต้านทานสูงเพื่อความต้านทานต่ำ เมื่อโปรแกรมโดยการเชื่อมโยงระบบไฟฟ้าแรงดันสูง
- ประตูลอยเทคโนโลยีเปลี่ยนเป็นประตูลอยทรานซิสเตอร์ที่สามารถปิดได้โดยการฉีดค่าใช้จ่ายในประตูลอย .ค่าใช้จ่ายสามารถลบออกได้โดยการเปิดเผยประตูลอยแสงอัลตราไวโอเลต ( UV ) ( EPROM เทคโนโลยี ) หรือโดยการใช้แรงดันไฟฟ้า ( EEPROM ) )
ขั้นตอนการออกแบบของ FPGA ประกอบด้วยสามขั้นตอนหลัก : ) การออกแบบวงจรตรรกะและการจำลองการจัดวางเส้นทาง B )
) ตรวจสอบ และ c ) การเขียนโปรแกรม กระบวนการนี้เป็นเช่นเดียวกับที่ใช้สำหรับ semicustom ASIC ประตูอาร์เรย์ยกเว้นด่านสุดท้าย และส่วนใหญ่ใช้เครื่องมือซอฟต์แวร์แบบเดียวกัน
ปัจจุบัน 4 ข้อเสนอของความซับซ้อนเทียบเท่ากับ 20 , 000 แบบอาร์เรย์ประตูประตูและความเร็วสัญญาณนาฬิการะบบทั่วไปของ 40-60 MHz ขนาดนี้มีขนาดเล็กกว่าหน้ากากโปรแกรมอาร์เรย์ประตูแต่ใหญ่พอที่จะใช้ฟังก์ชันค่อนข้างซับซ้อนในชิปตัวเดียว
ประโยชน์หลักของ FPGA ของหน้ากากโปรแกรม ASIC เป็นอย่างรวดเร็ว tumaround ที่สามารถลดความเสี่ยง เพราะการออกแบบการออกแบบ
ข้อผิดพลาดสามารถแก้ไขได้อย่างรวดเร็วและราคาไม่แพงโดย reprogramming ทาง FPGA
อุปกรณ์ตรรกะโปรแกรม ( PLD ) และอาร์เรย์ของ uncornmitted หรือโลจิกเกทที่สามารถจัดระเบียบ
แสดงโดยเฉพาะ ฟังก์ชั่น โดยเลือกการเชื่อมต่อระหว่างประตู ล่าสุด PLD ได้
องค์ประกอบเพิ่มเติม ( ตรรกะส่งออกแมโคร มือถือ นาฬิกา ความปลอดภัย ฟิวส์ รัฐไตรผลบัฟเฟอร์และข้อเสนอแนะออกโปรแกรม ) ที่ทำให้พวกเขามากขึ้นปรับตัวสำหรับการใช้งานดิจิตอล ที่นิยมมากที่สุดของ PLD พัล ( อาร์เรย์แบบตรรกะ ( Logic ) และสาวเรย์ทั่วไป )โปรแกรม PLD ก็สามารถทำได้โดยการเป่าฟิวส์ ( PAL ) หรือเทคโนโลยี EEPROM หรือ SRAM ซึ่งให้กำลัง programmability .