Embedded Soft Processor CoreThe pro

Embedded Soft Processor Core
The proposed architecture utilizes the open source plasma
MIPS processor [5]. It utilizes the MIPS-I instruction set.
Here, the RTL code is released under a public domain license.
A GNU C toolchain for compiling software is available to
designers. An open source core allows greater flexibility in
design since user can modify the operation consistent with the
requirement. The structure was altered to remove the use of
external SRAM, and reduce the need for external hardware.
To provide the necessary memory, 64Kb of the FPGA OnChip memory for the program and data memory was used.
The Plasma’s General Purpose Input/Output (GPIO) pins
provide interconnects to other internal modules on the FPGA
hardware pin on the FPGA so that interfacing is possible with
external devices .
The root processor is responsible for host communication,
performing housekeeping tasks, and controlling external devices (ADC’s,LNA’s, etc) with register configuration. The
registers are mapped to the root processors memory in the
FPGA through an address decoder.

ผลลัพธ์ (ไทย) 1:

ฝังตัวอ่อนตัวประมวลผลหลักสถาปัตยกรรมเสนอใช้พลาสม่ามาเปิดตัวประมวลผล MIPS [5] มันใช้ MIPS-ฉันชุดคำสั่งที่นี่ รหัสขวาไปซ้ายถูกปล่อยภายใต้สิทธิ์การใช้งานโดเมนสาธารณะToolchain GNU C สำหรับการคอมไพล์ซอฟต์แวร์จะพร้อมใช้งานนักออกแบบ หลักการเปิดแหล่งที่มาให้ความออกแบบ เพราะผู้ใช้สามารถปรับเปลี่ยนการดำเนินการที่สอดคล้องกับการความต้องการ มีการเปลี่ยนแปลงโครงสร้างที่ต้องการใช้SRAM ภายนอก และลดความต้องการฮาร์ดแวร์ภายนอกเพื่อให้หน่วยความจำจำเป็น ใช้ 64 กิโลไบต์ของ FPGA OnChip หน่วยความจำโปรแกรมและหน่วยความจำข้อมูลขาเอาท์พุตวัตถุประสงค์ทั่วไป (GPIO) ของพลาสม่าให้เชื่อมโยงกับโมดูลอื่น ๆ ภายใน FPGAฮาร์ดแวร์ตรึงบน FPGA เพื่อให้ติต่อต่อได้ด้วยอุปกรณ์ภายนอกตัวประมวลผลหลักรับผิดชอบการสื่อสารโฮสต์ทำงานแม่บ้าน และการควบคุมอุปกรณ์ภายนอก (ของ ADC ของ LNA ฯลฯ) กับลงทะเบียนตั้งค่าคอนฟิก การทะเบียนถูกแมปไปยังหน่วยประมวลผลหลักในการFPGA ผ่านตัวถอดรหัสอยู่

ผลลัพธ์ (ไทย) 2:

ฝังตัว Core Processor Soft
สถาปัตยกรรมเสนอใช้โอเพนซอร์สพลาสม่า
ประมวลผล MIPS [5] มันใช้ชุดคำสั่ง MIPS-i.
ที่นี่โค้ด RTL จะถูกปล่อยออกภายใต้ใบอนุญาตโดเมนสาธารณะ.
GNU C toolchain สำหรับการรวบรวมซอฟแวร์ที่สามารถใช้ได้กับ
นักออกแบบ แกนเปิดแหล่งที่มาช่วยให้ความยืดหยุ่นมากขึ้นใน
การออกแบบเนื่องจากผู้ใช้สามารถปรับเปลี่ยนการดำเนินงานสอดคล้องกับ
ความต้องการ โครงสร้างมีการเปลี่ยนแปลงที่จะลบการใช้งานของ
SRAM ภายนอกและลดความจำเป็นสำหรับฮาร์ดแวร์ภายนอก.
เพื่อให้หน่วยความจำที่จำเป็น 64Kb ของหน่วยความจำ FPGA OnChip สำหรับโปรแกรมและข้อมูลของหน่วยความจำที่ใช้.
ของพลาสม่าวัตถุประสงค์ทั่วไป Input / Output (GPIO ) ขา
ให้การเชื่อมต่อกับโมดูลภายในอื่น ๆ บน FPGA
ขาฮาร์ดแวร์บน FPGA เพื่อเชื่อมที่เป็นไปได้กับ
อุปกรณ์ภายนอก.
ประมวลผลรากเป็นผู้รับผิดชอบสำหรับการสื่อสารเจ้าภาพ
การปฏิบัติงานทำความสะอาดและการควบคุมอุปกรณ์ภายนอก (ADC ของ LNA ของ ฯลฯ ) ด้วย การกำหนดค่าลงทะเบียน
ลงทะเบียนถูกแมปกับหน่วยความจำโปรเซสเซอร์รากใน
FPGA ผ่านถอดรหัสอยู่

ผลลัพธ์ (ไทย) 3:

หน่วยประมวลผลหลักฝังตัวอ่อนเสนอสถาปัตยกรรมใช้เปิดแหล่งที่มาของพลาสมามิปส์ ) [ 5 ] มันใช้ชุดการสอน mips-i .ที่นี่ , RTL รหัสออกภายใต้โดเมนสาธารณะใบอนุญาตเป็น GNU C toolchain สำหรับการรวบรวมซอฟต์แวร์สามารถใช้ได้กับนักออกแบบ เปิดแหล่งที่มาหลักที่ช่วยให้ความยืดหยุ่นมากขึ้นในออกแบบ เนื่องจากผู้ใช้สามารถปรับเปลี่ยนการดำเนินงานที่สอดคล้องกับความต้องการ โครงสร้างมีการเปลี่ยนแปลงที่จะลบใช้ภายนอก SRAM และลดความต้องการสำหรับอุปกรณ์ภายนอกเพื่อให้ความทรงจำเป็น 1MB ของ FPGA onchip หน่วยความจำสำหรับโปรแกรมและข้อมูลที่ใช้วัตถุประสงค์ทั่วไปของพลาสมาอินพุต / เอาต์พุต ( gpio ) หมุดให้เชื่อมกับโมดูลอื่น ๆภายในบนเอฟพีจีเอฮาร์ดแวร์ปักบน FPGA เพื่อให้การเชื่อมต่อเป็นไปได้ด้วยอุปกรณ์ภายนอกรากประมวลผลเป็นผู้รับผิดชอบสำหรับการสื่อสารโฮสต์งานแม่บ้าน และการควบคุมอุปกรณ์ภายนอก ( ADC , LNA , ฯลฯ ) ที่มีการลงทะเบียน ที่ลงทะเบียนจะถูกแมปไปยังรากหน่วยประมวลผลหน่วยความจำในFPGA ผ่านที่อยู่ถอดรหัส .