1. IntroductionIn the Smart chipS f

1. Introduction
In the Smart chipS for Smart Surroundings (4S) project [1] we propose a heterogeneous multi-tile System-on-Chip (SoC) architecture with run-time software and tools. The SoC architecture contains a heterogeneous set of processing tiles interconnected by a Network-on-Chip (NoC) as depicted in Fig. 1. The run-time software determines a near optimal mapping of applications to the heterogeneous architecture at run-time. The architecture including the runtime software can replace inflexible ASICs for future ambient systems.

These ambient systems have to support wide range of applications so they have to be flexible as well as energy efficient. The designer has to partition the application into a Kahn like process graph model. In this model the application is represented as a graph with communicating functional processes (see for example Fig. 2). At run time, the individual processes of the application will be mapped on the tiles that can execute it most efficiently. The communication channels between processes are mapped on the NoC architecture.

ผลลัพธ์ (ไทย) 1:

1. บทนำในชิสมาร์ทสำหรับโครงการสภาพแวดล้อมที่สมาร์ท (4S) [1] เรานำเสนอสถาปัตยกรรมระบบในชิ (SoC) กระเบื้องหลายที่แตกต่างกันกับเวลาที่เรียกใช้ซอฟต์แวร์และเครื่องมือ สถาปัตยกรรม SoC ประกอบด้วยชุดบริการของกระเบื้องที่เข้าใจเครือข่ายบนชิปที่ (NoC) ตามที่แสดงใน Fig. 1 การประมวลผล ซอฟต์แวร์ทำงานเวลากำหนดการแม็ปใกล้ดีที่สุดของสถาปัตยกรรมแตกต่างกันในเวลาเรียกใช้โปรแกรมประยุกต์ สถาปัตยกรรมรวมถึงซอฟต์แวร์รันไทม์สามารถแทน ASICs inflexible ระบบแวดล้อมในอนาคตมีระบบแวดล้อมเหล่านี้เพื่อสนับสนุนโปรแกรมประยุกต์ที่หลากหลายเพื่อพวกเขาจะต้องมีความยืดหยุ่นและประสิทธิภาพสูง แบบการแบ่งพาร์ติชันแอพลิเคชันในคาห์นเช่นกระบวนการรูปแบบกราฟได้ ในรูปแบบนี้ แอพลิเคชันจะแสดงเป็นกราฟกับการสื่อสารกระบวนการทำงาน (ดูตัวอย่าง Fig. 2) ขณะใช้งาน ในแต่ละกระบวนการของแอพลิเคชันจะถูกแมปในกระเบื้องที่สามารถปฏิบัติได้อย่างมีประสิทธิภาพมากที่สุด ช่องทางสื่อสารระหว่างกระบวนถูกแมปในสถาปัตยกรรม NoC

ผลลัพธ์ (ไทย) 3:

1 . บทนำ
ในชิปสมาร์ทสำหรับสภาพแวดล้อมสมาร์ท ( 4S ) โครงการ [ 1 ] ได้เสนอข้อมูลกระเบื้องหลายระบบบนชิป ( SoC ) สถาปัตยกรรมซอฟต์แวร์และเรียกใช้เครื่องมือ SOC สถาปัตยกรรมประกอบด้วยชุดของการประมวลผลข้อมูลกระเบื้องเชื่อมต่อกันโดยเครือข่ายบนชิป ( โป๊ ) ตามที่ปรากฎในรูปที่ 1การเรียกใช้ซอฟต์แวร์กำหนดแผนที่เหมาะสมใกล้ในงานสถาปัตยกรรมที่แตกต่างกันในเวลาเรียกใช้ สถาปัตยกรรมรวมทั้ง runtime ซอฟต์แวร์สามารถแทนที่ผู้หญิงตายระบบแวดล้อมในอนาคต

ระบบแวดล้อมเหล่านี้ต้องสนับสนุนการใช้งานที่หลากหลายเพื่อให้พวกเขาจะมีความยืดหยุ่น ตลอดจนการใช้พลังงานอย่างมีประสิทธิภาพผู้ออกแบบต้องพาร์ทิชันการประยุกต์ใช้ในกระบวนการคาห์นแบบกราฟ รุ่นนี้โปรแกรมจะแสดงเป็นกราฟ ด้วยกระบวนการสื่อสารใช้งานได้ ( ดูตัวอย่างรูปที่ 2 ) เวลาวิ่ง กระบวนการของแต่ละโปรแกรมจะถูกแมปบนกระเบื้องที่สามารถใช้มันได้อย่างมีประสิทธิภาพมากที่สุดช่องทางการสื่อสารระหว่างกระบวนการแมปบนโป๊

สถาปัตยกรรม