We developed 0.2 m SOI-CMOS devices

We developed 0.2 m SOI-CMOS devices by stipulating the power supply voltage specifications to be 1.8 V. In consideration of the complete depletion type transistor characteristics and the current wafer variations, we specified 50 nm as the SOI layer thickness. We decided to employ the Co (Cobalt) Silicide structure since we found that it is the most stable means of reducing transistor parasitic resistance.2 Figure 2 illustrates the transistor sub-threshold characteristics. This figure illustrates the characteristics of complete depletion type SOI transistors when both P and N type MOS transistors have a threshold voltage of 0.25 V, and the S value becomes 70 mV/dec. Photograph 1 shows a transistor cross-section.

ผลลัพธ์ (ไทย) 1:

เราพัฒนาอุปกรณ์ 0.2 เมตรซอย CMOS โดย stipulating ข้อมูลจำเพาะแรงดันไฟฟ้าจัดหาพลังงานมี 1.8 V โดยคำนึงถึงการลดลงของเสร็จสมบูรณ์ชนิดทรานซิสเตอร์ลักษณะและรูปแบบปัจจุบันแผ่นเวเฟอร์ เราระบุ 50 nm เป็นความหนาของชั้นซอย เราตัดสินใจที่จะใช้โครงสร้าง Silicide Co (โคบอลต์) เนื่องจากเราพบว่า มันเป็นพาหนะที่มีเสถียรภาพมากที่สุดลดทรานซิสเตอร์เสียงฟู่เหมือนกาฝาก resistance.2 รูปที่ 2 แสดงลักษณะขีดจำกัดย่อยทรานซิสเตอร์ รูปนี้แสดงให้เห็นถึงลักษณะของการลดลงของเสร็จสมบูรณ์ชนิดซอย transistors transistors MOS ชนิด P และ N มีขีดจำกัดแรงดันของ 0.25 V และค่า S เป็น 70 mV ถ่าย 1 ธ.ค.แสดงระหว่างส่วนทรานซิสเตอร์

ผลลัพธ์ (ไทย) 2:

เราได้พัฒนา 0.2 เมตรอุปกรณ์ซอย CMOS โดยการกำหนดข้อกำหนดแรงดันไฟฟ้าที่จะเป็น 1.8 V. ในการพิจารณาในลักษณะทรานซิสเตอร์ชนิดพร่องที่สมบูรณ์และรูปแบบเวเฟอร์ปัจจุบันเราระบุ 50 นาโนเมตรเป็นความหนาของชั้นซอย เราตัดสินใจที่จะจ้าง Co (Cobalt) โครงสร้าง Silicide เนื่องจากเราพบว่ามันเป็นวิธีที่มีเสถียรภาพมากที่สุดของการลดทรานซิสเตอร์ปรสิต resistance.2 รูปที่ 2 แสดงให้เห็นถึงลักษณะย่อยเกณฑ์ทรานซิสเตอร์ ตัวเลขนี้แสดงให้เห็นถึงลักษณะของชนิดพร่องสมบูรณ์ทรานซิสเตอร์ซอยเมื่อทั้งสอง P และชนิด N MOS ทรานซิสเตอร์มีแรงดันเกณฑ์ 0.25 V และความคุ้มค่า S จะกลายเป็น 70 mV / ธันวาคม ภาพที่ 1 แสดงทรานซิสเตอร์ cross-section

ผลลัพธ์ (ไทย) 3:

เราพัฒนา 0.2 เมตรโดยได้กำหนด soi-cmos อุปกรณ์แหล่งจ่ายไฟแรงดันกำหนดเป็น 1.8 โวลต์ ในการพิจารณาของสมบูรณ์ของชนิดทรานซิสเตอร์ลักษณะและรูปแบบเวเฟอร์ ปัจจุบัน ที่เราระบุไว้ 50 nm เป็นซอยชั้นความหนาเราตัดสินใจที่จะจ้าง CO ( โคบอลต์ซิลิไซด์ ) โครงสร้างเนื่องจากเราพบว่ามันเป็นวิธีการที่เสถียรที่สุดในการลดความต้านทานทรานซิสเตอร์ปรสิต 2 รูปที่ 2 แสดงให้เห็นถึงวงจรย่อยเกณฑ์คุณลักษณะ รูปนี้แสดงให้เห็นถึงลักษณะของการซอยสมบูรณ์ชนิดทรานซิสเตอร์ทั้ง P และ N ชนิดมอสมีเกณฑ์แรงดัน 2 V ,และค่าของกลายเป็น 70 MV / ธันวาคมรูปที่ 1 แสดงลักษณะของทรานซิสเตอร์ .