Endurance Implications. With a read

Endurance Implications. With a read-only DRAM cache, all memory writes are directed to PCM, which may seem to contravene conventional wisdom. But cache blocks are less often re-used after last-level cache eviction, which means processor SRAM caches have already exploited opportunities for write coalescing. Writing multiple times to the same block in the DRAM cache, the case in which using read-only DRAM would harm PCM endurance, is not common.

ผลลัพธ์ (ไทย) 1:

ผลกระทบความอดทน กับแคช DRAM อ่านอย่างเดียวหน่วยความจำทั้งหมดที่เขียนได้โดยตรงเพื่อ PCM ซึ่งอาจดูเหมือนจะฝ่าฝืนภูมิปัญญาดั้งเดิม แต่บล็อกแคชน้อยมักจะใช้อีกครั้งหลังจากที่ขับไล่แคชล่าสุดระดับซึ่งหมายความว่าแคชของโปรเซสเซอร์ SRAM ได้ใช้ประโยชน์แล้วโอกาสในการเขียน coalescing การเขียนหลายครั้งเพื่อให้กลุ่มเดียวกันในแคช DRAM,กรณีที่ใช้ DRAM อ่านอย่างเดียวจะเป็นอันตรายต่อ PCM ความอดทนไม่ธรรมดา

ผลลัพธ์ (ไทย) 2:

ผลกระทบของความอดทน มีแค DRAM อ่าน เขียนหน่วยความจำทั้งหมดจะถูกนำไป PCM ซึ่งอาจดูเหมือนล่วงล้ำภูมิปัญญาดั้งเดิม แต่แคบล็อกมักน้อยใช้ใหม่หลังจากขับไล่ล่าสุดระดับแค ซึ่งหมายความว่า ประมวลผลแคช SRAM จะแล้วใช้ประโยชน์จากโอกาสเขียน coalescing เขียนหลายครั้งช่วงเดียวกันในแค DRAM กรณีที่ใช้ DRAM นั้นจะเป็นอันตรายต่อความอดทนของ PCM ไม่ทั่วไป

ผลลัพธ์ (ไทย) 3:

ความทรหดอดทนต่อ. พร้อมด้วยแคช DRAM อ่านได้อย่างเดียวเขียนหน่วยความจำทั้งหมดจะส่งไปยัง PCM ซึ่งอาจเป็นการฝ่าฝืน(กฎหมาย)สติปัญญาทั่วไป แต่ช่วงตึกแคชมีน้อยลงอีกครั้งหลังจากใช้แคชไล่ล่าสุดระดับซึ่งหมายความว่าโปรเซสเซอร์มีแคช, SRAM ตักตวงผลประโยชน์โอกาสทางการขายสำหรับเขียนอวลระคนหอมแก้มนงคราญอยู่แล้ว การเขียนหลายครั้งในอาคารเดียวกันในแคช DRAM ที่กรณีที่ใช้ DRAM อ่านอย่างเดียวจะเป็นอันตรายต่อความทรหดอดทน PCM มีร่วมกันไม่ได้