Given the lack of a hardware implem

Given the lack of a hardware implementation of the architecture, or
at least a cycle-accurate simulator, no real performance evaluation is
possible. However, we can get very rough estimates by collecting traces
and weighting instructions with their known or estimated latencies. We
use the estimated latencies shown in Table 1, which are appropriate for
an ARM A9 core and a typical memory system.

ผลลัพธ์ (ไทย) 1:

ได้รับการดำเนินการฮาร์ดแวร์ของสถาปัตยกรรม การขาด หรือจำลองน้อยรอบถูกต้อง ประเมินผลจริงไม่เป็นเป็นไปได้ อย่างไรก็ตาม เราจะได้รับการประมาณการคร่าว ๆ มาก โดยการรวบรวมสืบค้นกลับและน้ำหนักคำแนะนำ ด้วยเวลาแฝงของพวกเขาทราบ หรือประมาณ เราใช้เวลาโดยประมาณแสดงไว้ในตารางที่ 1 ที่เหมาะสมสำหรับหลักการ ARM A9 และระบบหน่วยความจำทั่วไป

ผลลัพธ์ (ไทย) 2:

ได้รับการขาดการใช้ฮาร์ดแวร์ของสถาปัตยกรรมหรือ
อย่างน้อยจำลองวงจรที่ถูกต้องไม่มีการประเมินผลการปฏิบัติจริงเป็น
ไปได้ แต่เราสามารถได้รับการประมาณการคร่าวๆมากโดยการเก็บรวบรวมร่องรอย
และคำแนะนำที่มีน้ำหนักแฝงหรือที่รู้จักกันโดยประมาณ เรา
ใช้เวลาแฝงประมาณแสดงในตารางที่ 1 ซึ่งมีความเหมาะสมสำหรับ
แกน ARM A9 และระบบหน่วยความจำทั่วไป

ผลลัพธ์ (ไทย) 3:

ให้ขาดของฮาร์ดแวร์ที่ใช้สถาปัตยกรรมหรืออย่างน้อยก็เป็นวงจรที่ถูกต้องจำลอง ไม่มีการปฏิบัติจริง การประเมินผล คือเป็นไปได้ อย่างไรก็ตาม เราสามารถได้รับการประมาณการหยาบมาก โดยการรวบรวมร่องรอยน้ำหนักและคำแนะนำกับตนรู้หรือประเมินศักยภาพ . เราใช้ประเมินศักยภาพแสดงในตารางที่ 1 ซึ่งมีความเหมาะสมสำหรับแขนเป็นหลัก A9 และระบบหน่วยความจำทั่วไป