Input Clock FrequencyTable 8-1 show

Input Clock Frequency
Table 8-1 shows the maximum available performance for the PicoBlaze™ microcontroller
using various FPGA families and speed grades. The Spartan®-3 FPGA family is optimized
for lowest cost.
Unless the end application requires absolute performance, there is no need to operate the
PicoBlaze microcontroller at its maximum clock frequency. In fact, operating slower is
advantageous. Often, the PicoBlaze microcontroller is managing slower peripheral
operations like serial communications or monitoring keyboard buttons, neither of which
stresses the FPGA’s performance. A lower clock frequency reduces the number of idle
instruction cycles and reduces total system power consumption.
The PicoBlaze microcontroller is a fully static design and operates down to DC (0 MHz).
Predicting Executing Performance
All instructions always execute in two clock cycles, resulting in predictable execution
performance. In real-time applications, a constant execution rate simplifies calculating
program execution times.
Table 8-1: PicoBlaze Performance Using Slowest Speed Grade
FPGA Family
(Speed Grade)
Maximum Clock
Frequency
Maximum Execution
Performance
Spartan-3 FPGA 125.3 MHz TBD
Spartan-6 FPGA 128 MHz TBD
Virtex-6 FPGA 165 MHz TBD

ผลลัพธ์ (ไทย) 1:

ความถี่ของสัญญาณนาฬิกาตาราง 8-1 แสดงประสิทธิภาพสูงสุดพร้อมใช้งานสำหรับไมโครคอนโทรลเลอร์ PicoBlaze ™การใช้ FPGA ตระกูลต่าง ๆ และระดับความเร็ว ครอบครัว 3 มีนาคม® FPGA จะเหมาะสำหรับต้นทุนที่ต่ำสุดถ้าแอพลิเคชันสิ้นสุดต้องเต็มประสิทธิภาพ ไม่จำเป็นต้องมีการไมโครคอนโทรลเลอร์ PicoBlaze ที่ความถี่ที่สูงสุด ในความเป็นจริง ทำงานช้าลงได้ประโยชน์ มักจะ ไมโครคอนโทรลเลอร์ PicoBlaze จัดการอุปกรณ์ต่อพ่วงทำงานช้าการดำเนินงานเช่นการสื่อสารประจำหรือการตรวจสอบปุ่มคีย์บอร์ด ไม่เน้นประสิทธิภาพของ FPGA จำนวนใช้งานช่วยลดความถี่นาฬิกาด้านล่างคำแนะนำรอบ และลดการใช้พลังงานรวมของระบบไมโครคอนโทรลเลอร์ PicoBlaze เป็นแบบคงที่ทั้งหมด และทำงานไปยัง DC (0 MHz)คาดการณ์การดำเนินการประสิทธิภาพคำแนะนำทั้งหมดจะดำเนินการในสองรอบนาฬิกา ผลลัพธ์ในการดำเนินการได้ประสิทธิภาพของ ในการใช้งานแบบเรียลไทม์ อัตราการดำเนินการคงที่ช่วยให้ง่ายคำนวณโปรแกรมการดำเนินการครั้งนี้ตาราง 8-1: PicoBlaze ประสิทธิภาพการทำงานโดยใช้ระดับความเร็วที่ช้าที่สุดครอบครัว FPGA(เกรดความเร็ว)นาฬิกาสูงสุดความถี่การดำเนินการสูงสุดประสิทธิภาพการทำงาน3 มีนาคม FPGA 125.3 MHz TBD6 มีนาคม FPGA TBD 128 MHzTBD 165 MHz FPGA Virtex-6

ผลลัพธ์ (ไทย) 2:

นาฬิกาอินพุตความถี่ตารางที่ 8-1 แสดงให้เห็นถึงประสิทธิภาพการทำงานสูงสุดที่ใช้ได้สำหรับไมโครคอนโทรลเลอร์ PicoBlaze ™โดยใช้FPGA ครอบครัวต่างๆและเกรดความเร็ว ครอบครัวSpartan®-3 FPGA เหมาะสำหรับค่าใช้จ่ายต่ำสุด. ยกเว้นกรณีที่แอพลิเคชันท้ายที่สุดต้องมีประสิทธิภาพการทำงานที่แน่นอนมีความจำเป็นต้องดำเนินการไม่มีไมโครคอนโทรลเลอร์ PicoBlaze ที่ความถี่สัญญาณนาฬิกาสูงสุด ในความเป็นจริงการดำเนินงานช้าเป็นข้อได้เปรียบ บ่อยครั้งที่ไมโครคอนโทรลเลอร์ PicoBlaze คือการจัดการอุปกรณ์ต่อพ่วงช้าดำเนินการเช่นการสื่อสารแบบอนุกรมหรือตรวจสอบปุ่มแป้นพิมพ์ที่ไม่เน้นประสิทธิภาพการทำงานของFPGA ความถี่สัญญาณนาฬิกาต่ำจะช่วยลดจำนวนการใช้งานวงจรการเรียนการสอนและลดการใช้พลังงานโดยรวม. ไมโครคอนโทรลเลอร์ PicoBlaze คือการออกแบบที่คงที่อย่างเต็มที่และดำเนินลงไปดีซี (0 MHz). การคาดการณ์ผลการดำเนินงานการดำเนินการคำแนะนำทั้งหมดมักจะดำเนินการในสองรอบนาฬิกาที่เกิดในการดำเนินการที่คาดการณ์ผลการดำเนินงาน ในการใช้งานแบบ real-time อัตราการดำเนินการอย่างต่อเนื่องช่วยลดความยุ่งยากในการคำนวณเวลาการทำงานของโปรแกรม. ตารางที่ 8-1: PicoBlaze ประสิทธิภาพการใช้ความเร็วช้าที่สุดเกรดFPGA ครอบครัว(เกรดความเร็ว) นาฬิกาสูงสุดความถี่การดำเนินการสูงสุดสมรรถนะของสปาร์ตัน-3 FPGA 125.3 MHz TBD สปาร์ตัน-6 FPGA 128 MHz TBD FPGA Virtex-6 165 MHz TBD

ผลลัพธ์ (ไทย) 3:

ป้อนความถี่นาฬิกา
ตารางที่ 8-1 แสดงสูงสุดที่มีประสิทธิภาพสำหรับ picoblaze ™ไมโครคอนโทรลเลอร์
โดยใช้ครอบครัว FPGA ต่างๆและความเร็วระดับ ของ® - 3 4 ครอบครัวเหมาะ

สำหรับต้นทุนถูกที่สุด ถ้าจบโปรแกรมประยุกต์ต้องการงานคุณภาพ ไม่จำเป็นต้องใช้งาน
picoblaze ไมโครคอนโทรลเลอร์ที่สูงสุดของความถี่นาฬิกา . ในความเป็นจริงการดำเนินงานต่ำ
เป็นประโยชน์ มักจะ , picoblaze ควบคุมการจัดการอุปกรณ์ต่อพ่วงเช่นการสื่อสารอนุกรม
งานช้าลงหรือการตรวจสอบปุ่มคีย์บอร์ดไม่ซึ่ง
เน้นประสิทธิภาพของ FPGA ความถี่นาฬิกาลดช่วยลดจำนวนการใช้วงจร และลดการใช้พลังงานได้

ระบบทั้งหมดการ picoblaze ควบคุมการออกแบบอย่างคงที่ และการลง DC ( 0 ) ) .
ทำนายประสิทธิภาพการรันคำสั่งเสมอ
ทั้งหมดสองนาฬิการอบ ส่งผลให้ประสิทธิภาพของการดำเนินการ
ทาย ในการใช้งานแบบเรียลไทม์ อัตราการลดจำนวนครั้งการค่า

( ตาราง 8-1 : picoblaze แสดงโดยใช้ความเร็วที่ช้าที่สุดครอบครัว

4 เกรด( เกรดความเร็ว )


นาฬิกาความถี่สูงสุดตามประสิทธิภาพสูงสุด

spartan-3 FPGA 125.3 MHz TBD
spartan-6 FPGA 128 เมกกะ TBD
virtex-6 FPGA 165 MHz TBD