server on this processor code is av

server on this processor code is available and the project is
actively maintained. It occupies around 2000 slices on an
FPGA with the multiplication unit included and 1500 slices
without using multipliers. The FPGA we use has 34000 slices
and 192 DSP slices; it consumes less than one percent of
FPGA resources.
Leon 4 by Aeroflex Gaisler—The Leon 4 is a 32-bit synthesizable processor core based on the SPARC V8 architecture
by Aeroflex Gaisler [8]. The core is highly configurable,
and particularly suitable for system-on-a-chip (SOC) designs.
The Leon 2 was built under contract for the European Space
Agency and the Leon 3 improved upon it by having deeper
pipeline stages, multiprocessor support and the SPARC V8
architecture. It consumes around 4000 slices. The source
code of this processor is dual licensed under GPL and Proprietary. Because of the viral nature of GPL, using this processor
in our system became untenable since the rest of our systems
use a far more permissive BSD license.
OpenRISC 1200 in Opencores.org—OpenRISC 1200 is 32-bit
scalar RISC with Harvard micro-architecture, 5 stage integer
pipeline, virtual memory support (MMU) and basic DSP
capabilities [9]. It occupies around 4000 slices and seven
BlockRAMs and is also widely proven in ASIC and FPGA
implementations. It has strong toolchain support. However
the LGPL license, while more permissive than the GPL, is a
gray area for many commercial hardware designers. Also our
requirements do not need all the capabilities of the OpenRISC
1200.
Table 2 lists the processors considered and their resource
utilization. Based on the low resource utilization, public
domain licensing, mature performance and toolchain availability, Plasma was chosen as the processing core of choice
for our platform.
The VHDL implementation of the processor with buffered
communication channels are implemented and resource usage verified on a Xilinx Virtex 4 SX35 device. Resource
usage on FPGA for processor with the proposed architecture
with and without debug capabilities are tabulated in Table 3.
Using the Xilinx Power Estimator tool, power draw for the
processor core implementation was estimated in Table 4.
[10] estimates power drawn by an ARM Cortex A9 low power
processor at 800MHz. However, since the A9 processor is a
40nm ASIC process, it consumes much less power than an

ผลลัพธ์ (ไทย) 1:

เซิร์ฟเวอร์รหัสประมวลผลนี้ และโครงการแข็งขันรักษา จะใช้ประมาณ 2000 ชิ้นในการFPGA รวมหน่วยคูณด้วย 1500 ชิ้นโดยไม่ต้องใช้ตัวคูณ FPGA ที่เราใช้มีชิ้น 34000และ 192 DSP slice นั้นจะน้อยกว่าร้อยละหนึ่งของทรัพยากร FPGAลีออน 4 โดย Aeroflex Gaisler — ลีออน 4 เป็นหลักตัวประมวลผล 32 บิต synthesizable สถาปัตยกรรม SPARC V8โดย Aeroflex Gaisler [8] หลักการคือกำหนดสูงและการออกแบบ (SOC) เหมาะอย่างยิ่งสำหรับระบบบน ชิบี 2 ถูกสร้างขึ้นภายใต้สัญญาสำหรับพื้นที่ยุโรปหน่วยงานและบี 3 ดีเมื่อมันมีมากขึ้นระยะของท่อ การสนับสนุนมัลติโปรเซสเซอร์ และ SPARC V8สถาปัตยกรรม มันใช้ประมาณ 4,000 ชิ้น แหล่งที่มารหัสตัวนี้เป็นคู่ได้รับอนุญาตภายใต้ GPL และกรรมสิทธิ์ เนื่องจากรัสของ GPL ใช้หน่วยประมวลผลนี้ในระบบของเราเป็น untenable ตั้งแต่ส่วนเหลือของระบบของเราใช้ใบอนุญาต BSD permissive มากที่สุด1200 OpenRISC ใน Opencores.org—OpenRISC 1200 เป็น 32 บิตสเกลา RISC ไมโครฮาร์วาร์ดสถาปัตยกรรม จำนวนเต็ม 5 ขั้นตอนไปป์ไลน์ สนับสนุนหน่วยความจำเสมือน (MMU) และ DSP พื้นฐานความสามารถ [9] จะใช้ประมาณ 4,000 ชิ้นและเจ็ดBlockRAMs และทั่วไปพิสูจน์ ASIC และ FPGAใช้งาน มีการสนับสนุน toolchain แข็งแรง อย่างไรก็ตามLGPL อนุญาต ขณะ permissive มากกว่า GPL มีการพื้นที่สีเทาสำหรับนักออกแบบฮาร์ดแวร์เชิงพาณิชย์มากมาย นอกจากนี้ของเราไม่ต้องต้องความสามารถของ OpenRISC1200ตารางที่ 2 แสดงรายการถือว่าตัวประมวลผลและทรัพยากรของตนใช้ประโยชน์ จากการใช้ทรัพยากรต่ำ สาธารณะสิทธิ์การใช้งานโดเมน ผู้ใหญ่ประสิทธิภาพ และพร้อมใช้งาน toolchain พลาเลือกเป็นหลักการประมวลผลของทางเลือกสำหรับแพลตฟอร์มของเราใช้ VHDL ประมวลผลด้วยบัฟเฟอร์มีการใช้งานช่องสื่อสาร และการใช้ทรัพยากรการตรวจสอบบนอุปกรณ์ Xilinx Virtex 4 SX35 ทรัพยากรการใช้งานใน FPGA สำหรับตัวประมวลผลสถาปัตยกรรมเสนอมี และไม่ มีการตรวจแก้จุดบกพร่องความสามารถจะสรุปในตารางที่ 3ใช้เครื่องมือการประเมินพลังงาน Xilinx พลังงานวาดสำหรับการตัวประมวลผลหลักการใช้งานที่ประมาณการในตารางที่ 4[10] ประเมินพลังงานโดยพลังงานต่ำของ ARM Cortex A9ประมวลผล 800MHz อย่างไรก็ตาม ตั้งแต่ A9 ที่ประมวลผลเป็นการ40nm asic จะ มันจะใช้พลังงานมากน้อยกว่าการ

ผลลัพธ์ (ไทย) 2:

เซิร์ฟเวอร์บนรหัสโปรเซสเซอร์นี้สามารถใช้ได้และโครงการมีการ
เก็บรักษาไว้อย่างแข็งขัน มันมีประมาณ 2,000 ชิ้นบน
FPGA กับหน่วยคูณรวม 1500 ชิ้น
โดยไม่ต้องใช้ตัวคูณ FPGA ที่เราใช้มี 34000 ชิ้น
และ 192 ชิ้น DSP; มันกินน้อยกว่าร้อยละหนึ่งของ
ทรัพยากร FPGA.
ลีออน 4 โดย Aeroflex Gaisler-The Leon 4 เป็น 32 บิต Core Processor synthesizable อยู่บนพื้นฐานของสถาปัตยกรรม SPARC V8
โดย Aeroflex Gaisler [8] หลักคือกำหนดสูง
และเหมาะอย่างยิ่งสำหรับ (SOC) การออกแบบระบบบนชิป.
ลีออน 2 ถูกสร้างขึ้นภายใต้สัญญาสำหรับอวกาศยุโรป
หน่วยงานและ Leon 3 ปรับปรุงให้ดีขึ้นได้โดยไม่ต้องลึก
ขั้นตอนท่อสนับสนุนมัลติและ SPARC V8
สถาปัตยกรรม มันกินรอบ 4000 ชิ้น แหล่งที่มาของ
รหัสในการประมวลผลนี้ได้รับอนุญาตภายใต้ GPL คู่และกรรมสิทธิ์ เพราะธรรมชาติของไวรัส GPL ใช้โปรเซสเซอร์นี้
ในระบบของเรากลายเป็นไม่สามารถป้องกันได้ตั้งแต่ส่วนที่เหลือของระบบของเรา
ใช้ใบอนุญาต BSD ไกลบุตร.
OpenRISC 1200 Opencores.org-OpenRISC 1200 32 บิต
เกลา RISC กับฮาร์วาร์สถาปัตยกรรมไมโคร 5 ขั้นตอนจำนวนเต็ม
ท่อสนับสนุนหน่วยความจำเสมือน (MMU) และ DSP พื้นฐาน
ความสามารถ [9] หมกมุ่นอยู่กับมันไปรอบ ๆ 4000 ชิ้นเจ็ด
BlockRAMs และยังได้รับการพิสูจน์กันอย่างแพร่หลายใน ASIC และ FPGA
การใช้งาน มีการสนับสนุนที่แข็งแกร่ง toolchain อย่างไรก็ตาม
ใบอนุญาตแอลจีในขณะที่บุตรมากกว่าจีพีเป็น
พื้นที่สีเทาสำหรับนักออกแบบฮาร์ดแวร์เชิงพาณิชย์จำนวนมาก นอกจากนี้เรา
ต้องการไม่จำเป็นต้องมีความสามารถทั้งหมดของ OpenRISC
1200
ตารางที่ 2 แสดงการประมวลผลการพิจารณาและการใช้ทรัพยากรของพวกเขา
ใช้ประโยชน์ บนพื้นฐานของการใช้ทรัพยากรต่ำประชาชน
ใบอนุญาตโดเมนประสิทธิภาพการทำงานที่เป็นผู้ใหญ่และความพร้อม toolchain, พลาสม่าได้รับเลือกเป็นหลักในการประมวลผลของทางเลือก
สำหรับแพลตฟอร์มของเรา.
การดำเนินการ VHDL ในการประมวลผลที่มีบัฟเฟอร์
ช่องทางการสื่อสารที่มีการดำเนินการและการใช้ทรัพยากรการตรวจสอบบน Virtex Xilinx 4 อุปกรณ์ SX35 ทรัพยากร
การใช้งานบน FPGA สำหรับการประมวลผลที่มีสถาปัตยกรรมที่นำเสนอ
ที่มีและไม่มีความสามารถในการแก้ปัญหาจะ tabulated ในตารางที่ 3
ใช้เครื่องมือ Xilinx พลังงานประมาณการดึงพลังงานสำหรับ
การดำเนินงานหน่วยประมวลผลหลักเป็นที่คาดกันในตารางที่ 4
[10] ประมาณการอำนาจวาดโดยแขน พลังงานต่ำ Cortex A9
หน่วยประมวลผลที่ 800MHz อย่างไรก็ตามเนื่องจากการประมวลผล A9 เป็น
40nm กระบวนการซิกมันเปลืองพลังงานน้อยกว่า

ผลลัพธ์ (ไทย) 3:

เซิร์ฟเวอร์ในการประมวลผลรหัสนี้สามารถใช้ได้และโครงการรักษาอย่าง มันใช้รอบ 2000 ชิ้นบนFPGA กับหน่วย รวม 1 , 500 ชิ้น คูณโดยไม่ต้องใช้ตัวคูณ ออกแบบที่เราใช้มี 34 , 000 ชิ้นและ 192 DSP ชิ้น ; มันใช้น้อยกว่าร้อยละหนึ่งของทรัพยากร FPGAลีออน 4 โดย aeroflex gaisler Leon 4 เป็น 32 - bit synthesizable หน่วยประมวลผลหลักบนพื้นฐานของสถาปัตยกรรม SPARC V8โดย aeroflex gaisler [ 8 ] แกนเป็นอย่างสูงที่กำหนดและโดยเฉพาะอย่างยิ่งเหมาะสำหรับ system-on-a-chip ( ส ) ออกแบบLeon 2 ถูกสร้างขึ้นภายใต้สัญญาสำหรับพื้นที่ยุโรปหน่วยงานและ Leon 3 ดีขึ้นตาม โดยมี ลึกระยะท่อสนับสนุนมัลติสปาร์ค V8 และสถาปัตยกรรม มันใช้ประมาณ 4 , 000 ชิ้น แหล่งที่มารหัสของหน่วยประมวลผลนี้เป็นคู่ที่ได้รับใบอนุญาตภายใต้ GPL และการเป็นเจ้าของ เพราะธรรมชาติของไวรัสของ GPL ใช้โปรเซสเซอร์นี้ในระบบของเราก็ไม่สามารถป้องกันได้ เพราะส่วนที่เหลือของระบบของเราใช้สัญญาอนุญาตแบบ BSD ไกลมากขึ้น .openrisc 1200 ใน opencores.org-openrisc 1200 เป็น 32 บิตสเกลาร์ริสก์สถาปัตยกรรมไมโคร ฮาร์วาร์ด เป็นขั้นที่ 5ตลาดหลักทรัพย์สนับสนุนหน่วยความจำเสมือน ( แปรง ) และ DSP เบื้องต้นความสามารถ [ 9 ] มันใช้ประมาณ 4 , 000 ชิ้น และเจ็ดblockrams และยังเป็นกันอย่างแพร่หลายใน ASIC และ FPGA แล้วที่ใช้งาน toolchain มีการสนับสนุนที่แข็งแกร่ง อย่างไรก็ตามและแบบใบอนุญาต LGPL , ในขณะที่มากกว่า GPL , เป็นพื้นที่สีเทาออกแบบฮาร์ดแวร์การค้ามาก นอกจากนี้ความต้องการไม่ต้องทั้งหมด ความสามารถของ openrisc1200ตารางที่ 2 รายชื่อโปรเซสเซอร์และทรัพยากรของพวกเขาพิจารณาการใช้ประโยชน์ บนพื้นฐานของการใช้ทรัพยากรต่ำสาธารณะใบอนุญาตโดเมน , ผู้ใหญ่ประสิทธิภาพและความพร้อม toolchain พลาสมาถูกเลือกเป็นทางเลือกหลักของการประมวลผลสำหรับแพลตฟอร์มของเราที่ใช้ในการประมวลผลด้วยภาษา VHDLช่องทางการสื่อสารและการใช้ทรัพยากรในการตรวจสอบวงจร Virtex อุปกรณ์ sx35 4 ทรัพยากรการใช้งานบน FPGA สำหรับการประมวลผลด้วยการนำเสนอสถาปัตยกรรมและไม่มีความสามารถในการแก้ปัญหาวิจัยในตารางที่ 3การใช้พลังงานประมาณวงจรเครื่องมือไฟฟ้า , วาดสำหรับการประมาณตารางในการประมวลผลหลัก 4[ 10 ] วาดโดยประเมินพลังแขน Cortex A9 พลังงานต่ำหน่วยประมวลผลที่ 800MHz . แต่เนื่องจาก A9 โปรเซสเซอร์เป็น40nm ASIC กระบวนการ มันใช้พลังงานมากน้อยกว่าหนึ่ง