This design is implemented in two v

This design is implemented in two versions in a testchip
fabricated on a 65 nm CMOS technology. The first one is
fully mapped (i.e gate and flip-flops) on standard unhardened
cells while the second one is implemented with hardenedby-
design flip-flops and clock tree cells [6]. It is important
to note that hardened-by-design combinational cells were not
used for any implementation due to their area overhead. Both
devices are SECDED-ECC protected and strictly exhibit the
same architecture.

ผลลัพธ์ (ไทย) 1:

การออกแบบนี้จะดำเนินการในรุ่นที่สองในการ testchipประดิษฐ์บนเทคโนโลยี CMOS 65 นาโนเมตร คนแรกคือทั้งหมดแมป (เช่นเกตและฟลิปฟลอป) ตามมาตรฐาน unhardenedเซลล์ในขณะที่สองถูกนำมาใช้กับ hardenedby-ออกแบบรองเท้า และนาฬิกาต้นไม้เซลล์ [6] มันเป็นสิ่งสำคัญโปรดสังเกตว่า เซลล์แสนอบอุ่นแข็งโดยออกแบบไม่ได้ใช้สำหรับการดำเนินการใด ๆ เนื่องจากค่าใช้จ่ายในพื้นที่ของตน ทั้งสองอุปกรณ์มี SECDED ECC ป้องกัน และแสดงอย่างเคร่งครัดการสถาปัตยกรรมเดียวกัน

ผลลัพธ์ (ไทย) 2:

การออกแบบนี้จะดำเนินการในสองรุ่นใน testchip
ประดิษฐ์บน 65 นาโนเมตร CMOS เทคโนโลยี คนแรกคือ
แมปอย่างเต็มที่ (เช่น Gate และ flip-flop) บนมาตรฐาน Unhardened
เซลล์ในขณะที่คนที่สองจะดำเนินการกับ hardenedby-
ออกแบบ flip-flop และเซลล์ต้นไม้นาฬิกา [6] มันเป็นสิ่งสำคัญ
ที่จะทราบว่าชุบแข็งโดยการออกแบบเซลล์ผสมไม่ได้ถูก
นำมาใช้สำหรับการดำเนินการใด ๆ อันเนื่องมาจากค่าใช้จ่ายของพวกเขาในพื้นที่ ทั้ง
อุปกรณ์ SECDED-ECC ได้รับการคุ้มครองอย่างเคร่งครัดและแสดง
สถาปัตยกรรมเดียวกัน

ผลลัพธ์ (ไทย) 3:

การออกแบบนี้จะดำเนินการใน 2 รุ่นใน testchipประดิษฐ์เป็น 65 nm CMOS เทคโนโลยี อย่างแรกคืออย่างแมป ( เช่นประตูและ unhardened flops พลิก ) มาตรฐานเซลล์ในขณะที่หนึ่งที่สองคือการ hardenedby -การออกแบบที่พลิกและเซลล์ต้นนาฬิกา [ 6 ] มันเป็นเรื่องสำคัญที่จะทราบว่าเซลล์ชนิดแข็ง โดยการออกแบบไม่ได้ใช้สำหรับการใด ๆ เนื่องจากในพื้นที่ของตน ทั้งอุปกรณ์ป้องกันและมี secded-ecc อย่างเคร่งครัดสถาปัตยกรรมเดียวกัน