Enhancing Hardware Design Flows wit

Enhancing Hardware Design Flows with MyHDL

MyHDL is a Python based HDL that harnesses the power and versatility of Python for hardware development. MyHDL has excellent simulation capabilities and also allows for conversion to Verilog and VHDL, so developers can enter a conventional design flow as desired. Verilog and VHDL are used extensively, particularly because most synthesis tools only support these two languages. However, they are simply outdated; poor parameterization limits high level design and modern abstraction features such as classes are missing.
On the other hand, MyHDL has great support for parameterization. However, MyHDL did not have support for converting code that used attributes, so abstraction was limited. We extended MyHDL support to include attribute conversion. We explored methods for abstracting interfaces between components and hardware-software interfaces. The result is increased code reuse, simplified module declaration, and reduced boilerplate. These extensions result in streamlining between design, simulation, and a final synthesizable hardware, thus reducing limitations on high level development and making MyHDL an even more powerful design environment for rapid hardware prototyping.

ผลลัพธ์ (ไทย) 1:

เพิ่มขั้นตอนการออกแบบฮาร์ดแวร์กับ MyHDLMyHDL คือ เป็นงูตาม HDL ที่จูงอำนาจและความคล่องตัวของงูเหลือมพัฒนาฮาร์ดแวร์ MyHDL มีความสามารถในการจำลองดี และยัง ช่วยให้การแปลง VHDL และ Verilog ดังนั้นนักพัฒนาสามารถป้อนขั้นตอนการออกแบบทั่วไปเป็นที่ต้อง VHDL และ Verilog ใช้อย่างกว้างขวาง โดยเฉพาะอย่างยิ่งเนื่องจากเครื่องมือสังเคราะห์ส่วนใหญ่สนับสนุนภาษาเหล่านี้สองเท่า อย่างไรก็ตาม พวกเขาจะล้าสมัยเพียง parameterization ดีจำกัดออกแบบระดับสูงและคุณลักษณะ abstraction ที่ทันสมัยเช่นชั้นจะหายไปบนมืออื่น ๆ MyHDL มีการสนับสนุนที่ดีสำหรับ parameterization อย่างไรก็ตาม MyHDL ไม่มีการสนับสนุนสำหรับการแปลงรหัสที่ใช้แอตทริบิวต์ เพื่อ abstraction ถูกจำกัด เราขยาย MyHDL สนับสนุนการรวมแปลงของแอตทริบิวต์ เราสำรวจวิธีการอินเทอร์เฟซ abstracting ระหว่างส่วนประกอบและซอฟต์แวร์ฮาร์ดแวร์อินเทอร์เฟซ ผลคือ นำรหัสเพิ่ม รายงานโมดูลการประยุกต์ และต้นแบบที่ลดลง ส่วนขยายเหล่านี้ส่งผลให้หลากหลายระหว่างการออกแบบ การจำลอง และฮาร์ดแวร์ synthesizable สุดท้าย จึงลดข้อจำกัดในการพัฒนาระดับสูง และทำ MyHDL สภาพแวดล้อมการออกแบบมีประสิทธิภาพมากยิ่งขึ้นสำหรับต้นแบบฮาร์ดแวร์อย่างรวดเร็ว

ผลลัพธ์ (ไทย) 2:

เพิ่มกระแสการออกแบบฮาร์ดแวร์ที่มี MyHDL MyHDL เป็นงูหลามตาม HDL ที่สายรัดอำนาจและความเก่งกาจของงูใหญ่สำหรับการพัฒนาฮาร์ดแวร์ MyHDL มีความสามารถในการจำลองที่ดีเยี่ยมและยังช่วยให้การแปลง Verilog และ VHDL เพื่อให้นักพัฒนาสามารถเข้าสู่กระแสการออกแบบการชุมนุมตามที่ต้องการ VHDL Verilog และถูกใช้อย่างกว้างขวางโดยเฉพาะอย่างยิ่งเพราะส่วนใหญ่เครื่องมือสังเคราะห์เพียง แต่สนับสนุนทั้งสองภาษา แต่พวกเขาเป็นเพียงล้าสมัย; จำกัด parameterization ยากจนการออกแบบในระดับสูงและคุณลักษณะที่เป็นนามธรรมที่ทันสมัยเช่นการเรียนจะหายไป. บนมืออื่น ๆ , MyHDL ได้รับการสนับสนุนที่ดีสำหรับ parameterization อย่างไรก็ตาม MyHDL ไม่ได้มีการสนับสนุนสำหรับการแปลงรหัสที่ใช้คุณลักษณะดังนั้นสิ่งที่เป็นนามธรรมถูก จำกัด เราให้การสนับสนุน MyHDL ที่จะรวมถึงการแปลงแอตทริบิวต์ เราสำรวจวิธีการในการสรุปการเชื่อมต่อระหว่างส่วนประกอบและอินเตอร์เฟซฮาร์ดแวร์ซอฟต์แวร์ ผลที่ได้คือเพิ่มขึ้นนำมาใช้รหัสประกาศโมดูลง่ายและลดสำเร็จรูป ส่วนขยายเหล่านี้ส่งผลในการทำให้เพรียวลมระหว่างการออกแบบจำลองและฮาร์ดแวร์ synthesizable สุดท้ายซึ่งช่วยลดข้อ จำกัด ในการพัฒนาในระดับสูงและการทำ MyHDL สภาพแวดล้อมการออกแบบที่มีประสิทธิภาพยิ่งขึ้นสำหรับการสร้างต้นแบบฮาร์ดแวร์อย่างรวดเร็ว

ผลลัพธ์ (ไทย) 3:

การไหลที่มีการออกแบบฮาร์ดแวร์ myhdl

myhdl เป็นงูหลามที่ใช้ HDL ที่สายรัดพลังและความคล่องตัวของงูหลามสำหรับอุปกรณ์การพัฒนา myhdl มีความสามารถในการจำลองที่ดีเยี่ยมและยังช่วยให้สำหรับการแปลงและ Verilog VHDL เพื่อให้นักพัฒนาสามารถระบุการไหลแบบปกติตามที่ต้องการ ภาษา VHDL และ Verilog มีใช้อย่างกว้างขวางโดยเฉพาะอย่างยิ่งเพราะเครื่องมือสังเคราะห์ส่วนใหญ่สนับสนุนทั้งสองภาษา อย่างไรก็ตาม , พวกเขาเป็นเพียงที่ล้าสมัย ; parameterization คนจน จำกัด การออกแบบระดับสูงและคุณลักษณะที่เป็นนามธรรมที่ทันสมัย เช่น ชั้นเรียนจะหายไป
บนมืออื่น ๆ , myhdl มีการสนับสนุนที่ดีสำหรับ parameterization . อย่างไรก็ตาม myhdl ไม่ได้มีการสนับสนุนสำหรับการแปลงรหัสที่ใช้แอตทริบิวต์ ดังนั้นสิ่งที่เป็นนามธรรมมีจำกัดเราขยายการสนับสนุน myhdl รวมถึงการแปลงคุณลักษณะ เราสำรวจวิธีการเชื่อมต่อระหว่างส่วนประกอบฮาร์ดแวร์ซอฟต์แวร์และสาระสังเขป interfaces . ผลที่ได้คือการเพิ่มรหัส , โมดูลการประยุกต์ และลด สําเร็จรูป นามสกุลเหล่านี้ส่งผลให้สตรีมมิ่งระหว่างการจำลองการออกแบบ และสุดท้าย synthesizable ฮาร์ดแวร์ดังนั้นการลดข้อจำกัดในการพัฒนาระดับสูง และการ myhdl มีประสิทธิภาพยิ่งขึ้นการออกแบบสภาพแวดล้อมสำหรับฮาร์ดแวร์
ต้นแบบอย่างรวดเร็ว