The location cache should be small

The location cache should be small so that its access latency can be covered by the L1 cache access or the TLB translation. Table 1 lists the access delays of the location cache for various cache sizes. The L1 cache is a 16KB 4-way set-associative cache, with a cache line size of
64bytes, implemented with a 0.13µm technology. The results were produced using the
CACTI3.2 simulator. We chose the access delay of a 16KB direct-mapped cache as the baseline, which is the best-case delay when a way-prediction mechanism is implemented in the L1 cache. We normalized the baseline delay to
1. It is observed that a location cache with up-to 1024 entries has shorter access latency than the L1 cache. Though the organization of the location cache is similar to that of a direct-mapped cache,
there is a small change in the indexing rule. The block offset is 7 bit as the cache line size for the simulated L2 cache is 128 bytes. Thus the width of the tag is smaller for the location cache, compared with a regular cache.

ผลลัพธ์ (ไทย) 1:

แคที่ตั้งควรมีขนาดเล็กที่แฝงตัวเข้าถึงสามารถครอบคลุมการเข้าถึงแคช L1 หรือแปล TLB ตารางที่ 1 แสดงความล่าช้าเข้าของแคตำแหน่งสำหรับขนาดแคช แคช L1 เป็น 16KB 4 ทางชุดสัมพันธ์แค แคบรรทัดขนาด 64bytes ดำเนินการ ด้วย 0.13µm เป็นเทคโนโลยีการ ผลผลิตโดยใช้การ จำลอง CACTI3.2 เราเลือกหน่วงเวลาเข้าของแคแมปโดยตรง 16KB เป็นพื้นฐาน ซึ่งจะใช้กลไกวิธีการทำนายในแคช L1 เลื่อน best-case เราตามปกติระหว่างหลักการ1.จะสังเกตได้ว่า แคตำแหน่งถึง 1024 รายการมีแฝงเข้าสั้นกว่าแคช L1 แม้ว่า องค์กรของแคตำแหน่งจะคล้ายกับของแคแมปโดยตรงมีการเปลี่ยนแปลงเล็ก ๆ ในกฎการทำดัชนี ตรงข้ามบล็อกเป็น 7 บิตเป็นกขนาดเส้นแคสำหรับแคช L2 จำลอง 128 ไบต์ ดังนั้น ความกว้างของป้ายมีขนาดเล็กสำหรับแคช ตำแหน่งเปรียบเทียบกับแคปกติ

ผลลัพธ์ (ไทย) 2:

แคชสถานที่ควรมีขนาดเล็กเพื่อให้เข้าถึงความล่าช้าที่สามารถได้รับการคุ้มครองโดยการเข้าถึงแคช L1 หรือแปล TLB ตารางที่ 1 แสดงความล่าช้าของการเข้าถึงแคชสถานที่สำหรับขนาดแคชต่างๆ แคช L1 เป็น 16KB 4 ทิศทางแคชตั้งเชื่อมโยงที่มีขนาดเส้นแคช
64bytes ดำเนินการด้วยเทคโนโลยี0.13μm ผลการวิจัยที่ผลิตโดยใช้การจำลอง CACTI3.2
เราเลือกที่ความล่าช้าของการเข้าถึง 16KB แคชตรงแมปเป็นพื้นฐานซึ่งเป็นความล่าช้าในกรณีที่ดีที่สุดเมื่อกลไกทางทำนายจะดำเนินการในแคช L1 ปกติเราล่าช้าพื้นฐานเพื่อ
1 มันเป็นข้อสังเกตว่าแคชสถานที่ที่มีการขึ้น 1,024 รายการที่มีความล่าช้าเข้าถึงสั้นกว่าแคช L1 แม้ว่าองค์กรของแคชสถานที่มีความคล้ายคลึงกับที่ของแคชตรงแมปมีการเปลี่ยนแปลงเล็ก ๆ ในกฎการจัดทำดัชนี
บล็อกชดเชยคือ 7 บิตเป็นขนาดเส้นแคชสำหรับแคช L2 จำลองคือ 128 ไบต์ ดังนั้นความกว้างของแท็กมีขนาดเล็กสำหรับแคชสถานที่เมื่อเทียบกับแคชปกติ

ผลลัพธ์ (ไทย) 3:

ตำแหน่งแคชควรจะเล็กน้อยเพื่อให้ศักยภาพการเข้าถึงสามารถถูกครอบคลุมโดย L1 แคชเข้าถึงหรือ TLB แปล ตารางที่ 1 แสดงการเข้าถึงความล่าช้าของแคชแคชสถานที่ขนาดต่างๆ ส่วน L1 แคช เป็น 16kb โฟร์เวย์ตั้งค่าเชื่อมโยงแคชมีแคชขนาดเส้นของ
64bytes , การใช้งานด้วยเทคโนโลยี 0.13 µ . ผลลัพธ์ที่ได้ผลิตโดยใช้
cacti3.2 Simulatorเราเลือกใช้ความล่าช้าของ 16kb ตรงแมปแคชเป็น baseline ซึ่งเป็นกรณีที่ดีที่สุดล่าช้าเมื่อวิธีทำนายกลไกที่ใช้ใน L1 แคช เราปกติเริ่มต้นล่าช้า
1 พบว่าแคชสถานที่ที่มีถึง 1024 รายการมีศักยภาพเข้าถึงสั้นกว่า L1 แคชแม้ว่าการจัดตำแหน่งแคชจะคล้ายกับที่ของโดยตรงแมปแคช
มีการเปลี่ยนแปลงเล็ก ๆในการปกครอง บล็อก - เป็นบิต 7 เป็นเส้นขนาดแคช L2 แคชเพื่อจำลองเป็น 128 ไบต์ ดังนั้นความกว้างของแท็กมีขนาดเล็กสำหรับตำแหน่งแคชแคช
เมื่อเทียบกับปกติ