Cycle 1 - The bus is idle.Cycle 2 -

Cycle 1 - The bus is idle.
Cycle 2 - The initiator asserts a valid address and places a read command on the C/BE# signals. This is the address phase.
Cycle 3 - The initiator tri-states the address in preparation for the target driving read data. The initiator now drives valid byte enable information on the C/BE# signals. The initiator asserts IRDY# low indicating it is ready to capture read data. The target asserts DEVSEL# low (in this cycle or the next) as an acknowledgment it has positively decoded the address. The target drives TRDY# high indicating it is not yet providing valid read data.
Cycle 4 - The target provides valid data and asserts TRDY# low indicating to the initiator that data is valid. IRDY# and TRDY# are both low during this cycle causing a data transfer to take place. The initiator captures the data. This is the first data phase.
Cycle 5 - The target deasserts TRDY# high indicating it needs more time to prepare the next data transfer.
Cycle 6 - The second data phase occurs as both IRDY# and TRDY# are low. The initiator captures the data provided by the target.
Cycle 7 - The target provides valid data for the third data phase, but the initiator indicates it is not ready by deasserting IRDY# high.
Cycle 8 - The initiator re-asserts IRDY# low to complete the third data phase. The initiator captures the data provided by the target. The initiator drives FRAME# high indicating this is the final data phase (master termination).
Cycle 9 - FRAME#, AD, and C/BE# are tri-stated, as IRDY#, TRDY#, and DEVSEL# are driven inactive high for one cycle prior to being tri-stated.

ผลลัพธ์ (ไทย) 1:

รอบ 1 - รถไม่ได้ใช้งาน.
รอบ 2 - อุปกรณยืนยันที่อยู่ถูกต้อง และวางคำสั่งอ่านบนสัญญาณ C/BE# ขั้นตอนที่อยู่ได้
รอบ 3 - อุปกรณตรีรัฐอยู่ในการเตรียมการสำหรับเป้าหมายขับอ่านข้อมูล อุปกรณขณะนี้ไดรฟ์ข้อมูลไบต์ที่ถูกต้องเปิดใช้งานบนสัญญาณ C/BE# อุปกรณยืนยัน IRDY# ต่ำแสดงว่า พร้อมจะรวบรวมข้อมูลที่อ่าน เป้าหมายยืนยัน DEVSEL# ต่ำ (ในรอบนี้หรือถัดไป) เป็นยอมรับ มันมีบวกถอดรหัสอยู่ ไดรฟ์เป้าหมาย TRDY# สูงแสดงว่า ไม่ได้ให้ถูกต้องอ่านข้อมูล
4 รอบ - เป้าหมายให้ข้อมูลที่ถูกต้อง และยืนยัน TRDY# ต่ำแสดงว่า ข้อมูลไม่ถูกต้องกับอุปกรณ IRDY# และ TRDY# มีทั้งต่ำในระหว่างกระบวนการถ่ายโอนข้อมูลเพื่อทำให้เกิด อุปกรณที่รวบรวมข้อมูล อยู่แรกข้อมูลระยะ
5 รอบ - เป้าหมาย deasserts TRDY# ระบุต้องเวลาในการเตรียมการต่อข้อมูลโอนสูง
รอบ 6 - ข้อมูลระยะที่สองเกิดเป็น IRDY# และ TRDY# ต่ำ อุปกรณที่รวบรวมข้อมูลที่ได้จากเป้าหมาย
รอบ 7 - เป้าหมายให้ข้อมูลที่ถูกต้องสำหรับข้อมูลระยะที่สาม แต่อุปกรณบ่งชี้ไม่พร้อม โดย deasserting สูง IRDY#.
8 รอบ - อุปกรณการยืนยัน IRDY# ต่ำสุดเพื่อกรอกข้อมูลระยะที่สาม อุปกรณที่รวบรวมข้อมูลที่ได้จากเป้าหมาย อุปกรณไดรฟ์สูงบ่งชี้เป็นระยะสุดท้ายข้อมูล (หลักสิ้น) FRAME#.
รอบ 9 - FRAME#, AD และ C/BE# เป็นตรีระบุ IRDY#, TRDY# และ DEVSEL# กำลังขับไม่สูงสำหรับหนึ่งรอบก่อนจะระบุตรี

ผลลัพธ์ (ไทย) 3:

ฤดูกาลที่ 1 - รถใช้งาน .
รอบ 2 - ผู้ยืนยันที่อยู่ที่ถูกต้องและสถานที่อ่านคำสั่งใน C / เป็นสัญญาณ# . นี่คือที่อยู่เฟส .
รอบ 3 - ริเริ่มโดยรัฐที่อยู่ในการเตรียมการสำหรับเป้าหมายขับรถข้อมูล อ่าน ผู้ที่ให้ข้อมูลในไบต์ตอนนี้ไดรฟ์ C / เป็นสัญญาณ# .ผู้ยืนยัน irdy #ต่ำแสดงว่ามันพร้อมที่จะจับอ่านข้อมูล เป้าหมายยืนยัน devsel #ต่ำ ( ในรอบนี้ หรืออีก ) ยอมรับมันได้มีการถอดรหัสที่อยู่ เป้าหมายไดรฟ์ trdy #สูงแสดงว่ามันไม่ได้ให้ข้อมูลที่อ่านถูกต้อง
รอบ 4 - เป้าหมายให้ข้อมูลถูกต้อง และยืนยัน trdy #ต่ำเพื่อแสดงให้ผู้ที่เป็นข้อมูลที่ถูกต้องและ irdy # trdy #ทั้งในรอบต่ำ ทำให้การโอนถ่ายข้อมูลจะใช้สถานที่ ผู้รวบรวมข้อมูล นี่คือขั้นตอนแรกของข้อมูล .
5 - เป้าหมาย deasserts trdy #สูงแสดงว่ามันต้องใช้เวลามากขึ้นเพื่อเตรียมส่งข้อมูลต่อไป
รอบ 6 - ขั้นตอนข้อมูลที่สองเกิดขึ้นทั้ง irdy # trdy #และต่ำ ผู้รวบรวมข้อมูลโดยเป้าหมาย
รอบ 7 - เป้าหมายมีข้อมูลที่ถูกต้องสำหรับ 3 เฟสข้อมูล แต่ริเริ่มบ่งชี้ว่ามันไม่พร้อม โดย deasserting irdy #สูง .
รอบ 8 - ริเริ่มอีกครั้งยืนยัน# irdy ต่ำที่จะเสร็จสมบูรณ์ขั้นตอนข้อมูลที่สาม ผู้รวบรวมข้อมูลโดยเป้าหมาย ริเริ่มทำให้กรอบ#สูงที่ระบุนี้เป็นขั้นตอนสุดท้าย ( ข้อมูลสิ้นสุด Master ) .
รอบ 9 - กรอบ# โฆษณาและ C / เป็น#เป็นไทร กล่าวว่า เป็น irdy # trdy , #และ devsel #ขับใช้งานสูงสำหรับหนึ่งรอบก่อนที่จะถูกตรีกล่าว