II. RELATED WORKSAlzahrani and Chen

II. RELATED WORKS
Alzahrani and Chen [2] proposed a pipeline architecture which is capable of producing one edge detected pixel for every clock cycle with maximum clock frequency of 10 MHz. The architecture is operational for real time edge detection application. Shen et al. [3] presented a software implementation of Perwitt edge detection technique by using convolution operation. The scheme is capable of performing on compressed images and videos that can be used in variety of image processing application for instance motion estimation and comer detection. Pel-Yung [4] proposed the systolic array architecture with scalable first in, first out (FIFO) design to perform the effect of edge detection on five images with different size. It is capable to produce 73.6 MHz frequency with video rate 280 fps. Abbasi et al [5] proposed a real time architecture for Perwitt edge detection by conducting pipelining technique. The architecture executed faster than the software designed version by C or C++ languages.
III. THE PROPOSED HARDWARE ARCHITECTURE OF PREWITT EDGE DETECTION
The proposed architecture is divided into two parts, the data path unit (DU) and the control unit (CU). Fig. 2 displays the top-level view of the proposed hardware architecture for Prewitt edge detection.
A 64 K bytes external memory device is used to store the image pixel values. First, MatIab software read the raw image pixels and stores it into a memory initialization file (mit).
Fig. 3 shows the architecture design of the memory pointer unit (MPU), extemal memory and delay line.

ผลลัพธ์ (ไทย) 1:

งานครั้งที่สองที่เกี่ยวข้องAlzahrani และเฉิน [2] นำเสนอสถาปัตยกรรมของไปป์ไลน์ที่มีความสามารถในการผลิตขอบหนึ่งพบพิกเซลสำหรับทุกวงจรนาฬิกา มีนาฬิกาสูงสุดที่ความถี่ 10 MHz สถาปัตยกรรมเป็นการดำเนินงานสำหรับตรวจสอบเวลาจริงขอบแอพลิเคชัน เชิน et al. [3] นำเสนอซอฟต์แวร์ใช้งานเทคนิคการตรวจจับขอบ Perwitt โดยดำเนิน convolution โครงร่างมีความสามารถในการบีบอัดภาพและวิดีโอที่สามารถใช้ในการประมวลผลแอพลิเคชันเช่นเคลื่อนไหวประเมินและตรวจสอบผู้มาภาพที่หลากหลาย Pel-ยูง [4] นำเสนอสถาปัตยกรรม systolic เรย์กับปรับสเกลก่อน ก่อนออก(ก่อน FIFO) ออกแบบเพื่อทำผลของการตรวจจับขอบภาพที่ห้ามีขนาดแตกต่างกัน สามารถผลิต 73.6 MHz ความถี่ด้วยอัตรา 280 fps Abbasi et al [5] นำเสนอสถาปัตยกรรมเวลาจริงสำหรับการตรวจหาขอบ Perwitt โดยดำเนินการเทคนิค pipelining สถาปัตยกรรมที่ดำเนินการได้เร็วกว่ารุ่นซอฟต์แวร์ที่ออกแบบ โดยภาษา C หรือ c ++III.สถาปัตยกรรมฮาร์ดแวร์เสนอตรวจพบขอบ PREWITTสถาปัตยกรรมนำเสนอแบ่งออกเป็นสองส่วน หน่วยเส้นทางข้อมูล (DU) และหน่วยควบคุม (CU) Fig. 2 แสดงมุมมองระดับสูงสุดของสถาปัตยกรรมฮาร์ดแวร์เสนอตรวจขอบ Prewitt64 K ไบต์หน่วยความจำภายนอกอุปกรณ์ถูกใช้เพื่อเก็บค่าพิกเซลของรูปภาพ ครั้งแรก MatIab ซอฟต์แวร์อ่านพิกเซลภาพ raw และเก็บลงในแฟ้มเตรียมใช้งานหน่วยความจำ (mit)Fig. 3 แสดงการออกแบบสถาปัตยกรรมของหน่วยชี้หน่วยความจำ (ตันตุ), extemal หน่วยความจำและเลื่อนสาย

ผลลัพธ์ (ไทย) 2:

ครั้งที่สอง ที่เกี่ยวข้อง WORKS
Alzahrani และเฉิน [2] เสนอสถาปัตยกรรมท่อที่มีความสามารถในการผลิตขอบพิกเซลตรวจพบสัญญาณนาฬิกาทุกความถี่สัญญาณนาฬิกาสูงสุด 10 MHz สถาปัตยกรรมการดำเนินงานในเวลาจริงขอบโปรแกรมการตรวจสอบ Shen และคณะ [3] ที่นำเสนอการใช้งานซอฟต์แวร์ของเทคนิคการตรวจสอบ Perwitt ขอบโดยใช้การดำเนินการบิด โครงการที่มีความสามารถในการดำเนินการเกี่ยวกับการบีบอัดภาพและวิดีโอที่สามารถนำมาใช้ในความหลากหลายของการประยุกต์ใช้การประมวลผลภาพสำหรับการประเมินเช่นการเคลื่อนไหวและการตรวจสอบผู้มา เพลยูง [4] เสนอสถาปัตยกรรมอาร์เรย์ systolic กับที่ปรับขนาดได้เป็นครั้งแรกในครั้งแรกออกก่อน (FIFO) การออกแบบที่จะดำเนินการศึกษาผลของการตรวจหาขอบในห้าภาพที่มีขนาดแตกต่างกัน มันมีความสามารถในการผลิต 73.6 MHz ความถี่ที่มีอัตราการวิดีโอ 280 เฟรมต่อวินาที บาและคณะ [5] เสนอสถาปัตยกรรมเรียลไทม์สำหรับการตรวจหา Perwitt ขอบโดยการดำเนินเทคนิค pipelining สถาปัตยกรรมดำเนินการได้เร็วกว่าซอฟต์แวร์ที่ออกแบบโดยรุ่น C หรือ C ++ ภาษา.
III สถาปัตยกรรมฮาร์ดแวร์การนำเสนอ PREWITT EDGE ตรวจ
สถาปัตยกรรมที่นำเสนอจะแบ่งออกเป็นสองส่วนหน่วยเส้นทางข้อมูล (DU) และหน่วยควบคุม (CU) มะเดื่อ 2 แสดงมุมมองระดับบนสุดของสถาปัตยกรรมฮาร์ดแวร์ที่นำเสนอในการตรวจหาขอบ Prewitt.
64 K ไบต์อุปกรณ์หน่วยความจำภายนอกจะใช้ในการจัดเก็บค่าพิกเซลภาพ ครั้งแรกที่ซอฟแวร์ MatIab อ่านพิกเซลภาพดิบและเก็บไว้เป็นไฟล์เริ่มต้นของหน่วยความจำ (MIT).
รูป 3 แสดงให้เห็นถึงการออกแบบสถาปัตยกรรมของหน่วยตัวชี้หน่วยความจำ (MPU) หน่วยความจำ extemal และสายล่าช้า

ผลลัพธ์ (ไทย) 3:

2 ที่เกี่ยวข้องกับงาน
alzahrani และ Chen [ 2 ] เสนอทางสถาปัตยกรรม ซึ่งมีความสามารถในการผลิตหนึ่งขอบพบพิกเซลทุกนาฬิการอบความถี่สัญญาณนาฬิกาสูงสุด 10 MHz สถาปัตยกรรมงานเวลาขอบโปรแกรมตรวจจับจริง Shen et al . [ 3 ] เสนอซอฟต์แวร์ที่ใช้เทคนิคการตรวจจับขอบ perwitt โดยใช้การดำเนินการที่ซับซ้อนมาก .เป็นโครงการที่สามารถดำเนินการบีบอัด ภาพและวิดีโอที่สามารถใช้ในความหลากหลายของโปรแกรมประมวลผลภาพการเคลื่อนไหวตัวอย่างและตรวจสอบผู้มา เพล ยุง [ 4 ] เสนอสถาปัตยกรรมเรย์ systolic กับระบบเข้าก่อนออกก่อน ( FIFO ) การออกแบบเพื่อแสดงผลของการตรวจหาขอบบนห้าภาพที่มีขนาดแตกต่างกัน มีความสามารถในการผลิต 736 MHz ความถี่อัตราวิดีโอ 280 fps Abbasi et al [ 5 ] เสนอเวลาจริงสถาปัตยกรรมสำหรับการตรวจหาขอบ perwitt โดยดำเนินการ pipelining ) สถาปัตยกรรมดำเนินการเร็วกว่าซอฟต์แวร์ออกแบบรุ่นโดยภาษา C หรือ C .
3 เสนอฮาร์ดแวร์สถาปัตยกรรมของพรูตการตรวจจับขอบ
เสนอสถาปัตยกรรมแบ่งออกเป็นสองส่วนเครื่องเส้นทาง ( ดูข้อมูล ) และหน่วยควบคุม ( CU ) รูปที่ 2 แสดงมุมมองระดับบนสุดของเสนอฮาร์ดแวร์สถาปัตยกรรมสำหรับพรูตการตรวจจับขอบ .
64 เคไบต์หน่วยความจำอุปกรณ์ภายนอกที่ใช้ในการจัดเก็บรูปภาพ พิกเซล ค่า แรก matiab ซอฟต์แวร์อ่านดิบภาพพิกเซลและร้านค้าในหน่วยความจำเริ่มต้นแฟ้ม ( MIT )
ฟิค3 แสดงการออกแบบสถาปัตยกรรมของหน่วยความจำตัวชี้หน่วย ( mpu ) , หน่วยความจำ extemal และสายล่าช้า