Three-dimensional integration has b

Three-dimensional integration has been envisioned as a solution for future micro-architecture design (especially for multi-core and many-core architectures), to mitigate the interconnect crisis and the “memory wall” problem. It is anticipated that using 3D stacked memory with CPU in a package would be one of the early commercial uses of 3D technology for future chip multiprocessor design [15], by providing improved memory bandwidth for such multi-core/many-core microprocessors. In addition, such approaches of memory stacking on top of core layers do not have the design complexity problem as demonstrated by the fine-granularity design approaches, which require re-designing all processor components for wire length reduction.

ผลลัพธ์ (ไทย) 1:

บูรณาการสามมิติที่ได้รับการจินตนาการเป็นวิธีแก้ปัญหาในการออกแบบสถาปัตยกรรมไมโครอนาคต (โดยเฉพาะสำหรับมัลติคอร์และหลายหลักสถาปัตยกรรม) เพื่อบรรเทาวิกฤตเชื่อมต่อระหว่างกันและ "ผนังหน่วยความจำ" ปัญหา เป็นที่คาดว่าการใช้หน่วยความจำซ้อน 3d ด้วยซีพียูในแพคเกจจะเป็นหนึ่งในการใช้งานเชิงพาณิชย์ในช่วงต้นของเทคโนโลยี 3 มิติสำหรับการออกแบบชิปหลายตัวในอนาคต [15],โดยการให้แบนด์วิดธ์หน่วยความจำที่ดีขึ้นสำหรับไมโครโปรเซสเซอร์ multi-core/many-core ดังกล่าว นอกจากนี้วิธีการดังกล่าวของหน่วยความจำซ้อนอยู่ด้านบนของชั้นแกนไม่ได้มีปัญหาความซับซ้อนของการออกแบบที่แสดงให้เห็นถึงวิธีการออกแบบปรับเมล็ดซึ่งต้องออกแบบใหม่ชิ้นส่วนประมวลผลทั้งหมดเพื่อลดระยะเวลาในลวด

ผลลัพธ์ (ไทย) 2:

จินตนาการรวมสามมิติเป็นโซลูชันสำหรับการออกแบบสถาปัตยกรรมไมโครในอนาคต (โดยเฉพาะอย่างยิ่งสำหรับหลายหลัก และหลายหลักสถาปัตยกรรม), การบรรเทาวิกฤต interconnect และปัญหา "ผนังหน่วยความจำ" คาดการณ์ไว้ที่ใช้ 3D ซ้อนหน่วยความจำกับ CPU ในแพคเกจจะเป็นหนึ่งต้นค้าใช้เทคโนโลยี 3D แบบมัลติโปรเซสเซอร์ชิในอนาคต [15], โดยให้แบนด์วิดธ์หน่วยความจำที่ดีขึ้นเช่นประมวล multi-core/หลาย หลักการ เช่นวิธีของหน่วยความจำที่ซ้อนอยู่บนเลเยอร์หลักไม่มีปัญหาซับซ้อนออกแบบโดยแนวทางการออกแบบส่วนประกอบปรับ ซึ่งจำเป็นต้องมีการออกแบบคอมโพเนนต์ตัวประมวลผลทั้งหมดสำหรับการลดความยาวของสาย

ผลลัพธ์ (ไทย) 3:

การผนวกรวมแบบสามมิติได้รับการวาดเป็นโซลูชันสำหรับอนาคต micro - architecture (โดยเฉพาะอย่างยิ่งสำหรับสถาปัตยกรรม Multi - core และจำนวนมาก - core )เพื่อช่วยลดความเสี่ยง Interconnect วิกฤตและ"หน่วยความจำที่ผนัง"ปัญหา ได้มีการคาดกันว่าที่ใช้หน่วยความจำวางซ้อนกัน 3 D พร้อมด้วย CPU ในแพ็คเกจที่จะเป็นหนึ่งในการใช้ทางการค้าของเทคโนโลยี 3 D สำหรับการออกแบบมัลติโปรเซสเซอร์ชิปในอนาคต[ 15 ]โดยให้แบนด์วิดธ์หน่วยความจำที่เพิ่มมากขึ้นสำหรับไมโครโปรเซสเซอร์ของ Multi - core /จำนวนมาก - core ดังกล่าว. นอกจากนี้ยังได้วางแนวทางในการจัดวางแบบซ้อนกันหน่วยความจำที่ด้านบนของชั้นหลักไม่มีปัญหาความซับซ้อนในการออกแบบที่แสดงให้เห็นถึงโดยแนวทางการออกแบบที่หรูหรา - ย่อยซึ่งต้องมีการออกแบบส่วนประกอบโปรเซสเซอร์ทั้งหมดสำหรับการลดความยาวของสาย