ABSTRACT The design of a CMOS stand

ABSTRACT The design of a CMOS standard-cell Quasi-Delay-Insensitive (QDI) 16-bit asynchronous microprocessor is presented. ASPRO-216 is being developed for embedded applications. It is a scalar processor which issues instructions in-order and completes their execution out-of-order, and it can be customized both at the hardware and software levels to fit specific application requirements. Its architecture extensively uses an overlapping pipelined execution scheme involving desynchronized units. The design flow and circuit style are an original application of A. Martin's method. The expected performance is 200 peak MIPS, 0.5 Watt using a 0.25 μm technology

ผลลัพธ์ (ไทย) 1:

บทคัดย่อการออกแบบของ CMOS มาตรฐานเซลล์ Quasi-Delay ซ้อน (QDI) 16 บิตแบบอะซิงโครนัสหน่วยประมวลผลนำเสนอ ASPRO-216 ได้ถูกพัฒนาขึ้นสำหรับการใช้งานฝังตัว หน่วยประมวลผลแบบสเกลาซึ่งคำแนะนำปัญหาในใบสั่ง และการเสร็จสิ้นของการดำเนินการออกของใบสั่ง และสามารถ กำหนดเองได้ทั้งในระดับฮาร์ดแวร์และซอฟต์แวร์ให้เหมาะสมกับความต้องการได้ สถาปัตยกรรมใช้โครงร่าง pipelined ดำเนินการทับซ้อนกันเกี่ยวข้องกับหน่วย desynchronized อย่างกว้างขวาง ออกแบบขั้นตอนและวงจรลักษณะโปรแกรมประยุกต์เดิมของมาร์ติน A. วิธีได้ ผลการดำเนินงานที่คาดไว้คือ 200 ค MIPS, 0.5 วัตต์โดยใช้เทคโนโลยี μm 0.25

ผลลัพธ์ (ไทย) 2:

บทคัดย่อการออกแบบของ CMOS มาตรฐานเซลล์เสมือนไม่ไวต่อความล่าช้า (QDI) 16 บิตของไมโครโปรเซสเซอร์แบบที่นำเสนอ ASPRO-216 ได้รับการพัฒนาสำหรับการใช้งานฝัง มันเป็นสเกลาร์ประมวลผลที่ออกคำแนะนำในการสั่งซื้อและการดำเนินการเสร็จสมบูรณ์ของพวกเขาออกจากคำสั่งและสามารถปรับแต่งทั้งฮาร์ดแวร์และซอฟแวร์ระดับเพื่อให้เหมาะสมกับความต้องการใช้งานเฉพาะ สถาปัตยกรรมอย่างกว้างขวางใช้รูปแบบการดำเนินการทับซ้อนกัน pipelined ที่เกี่ยวข้องกับหน่วย desynchronized การไหลเวียนของการออกแบบและรูปแบบวงจรมีโปรแกรมเดิมของวิธี A. มาร์ติน ผลการดำเนินงานที่คาดว่าจะเป็นจุดสูงสุด 200 MIPS, 0.5 วัตต์โดยใช้เทคโนโลยี 0.25 ไมโครเมตร

ผลลัพธ์ (ไทย) 3:

บทคัดย่อการออกแบบของ CMOS และความล่าช้าด้านโทรศัพท์มือถือมาตรฐาน ( โว QDI ) ไมโครโปรเซสเซอร์แบบ 16 บิต คือ เสนอ aspro-216 ถูกพัฒนาร่วมกับโปรแกรม มันเป็นสเกลาร์ซึ่งการประมวลผลปัญหาคำแนะนำในการสั่งซื้อและเสร็จสิ้นการของพวกเขาออกใบสั่ง และมันสามารถปรับแต่งทั้งในฮาร์ดแวร์และซอฟต์แวร์ระดับเพื่อให้พอดีกับความต้องการที่เฉพาะเจาะจง .สถาปัตยกรรมที่ใช้กันอย่างกว้างขวาง pipelined การดําเนินการโครงการที่เกี่ยวข้องกับ desynchronized หน่วย การออกแบบการไหลและลักษณะวงจรเป็นโปรแกรมต้นฉบับของวิธี . มาร์ติน ความคาดหวังคือ 200 สูงสุด Min , 0.5 วัตต์ใช้ 0.25 μเทคโนโลยี