The heterogeneous multicore archite

The heterogeneous multicore architecture we address in this work is depicted in Figure 2. This design is modelled after Intel Sandy Bridge [5]. The processor consists of several CPU and GPU cores each with its own private cache. These cores share the LLC and DRAM controllers, and the modules communicate through an on-chip interconnection network. Efficient sharing of on-chip resources is critical to the performance of a multicore processor. The last-level cache is one of the most important among these resources.

ผลลัพธ์ (ไทย) 1:

สถาปัตยกรรมแบบหลายแกนต่างกันเราอยู่ในงานนี้จะกล่าวถึงในรูปที่ 2 การออกแบบนี้ถูกจำลองแบบมาจาก Intel Sandy Bridge [5] ตัวประมวลผลประกอบด้วย CPU และ GPU หลายแกนแต่ละกับแคส่วนตัว แกนเหล่านี้แบ่งปัน LLC และ DRAM ตัวควบคุม และโมดูลสื่อสารผ่านเครือข่ายเชื่อมต่อบนชิป ประสิทธิผลการแชร์ทรัพยากรบนชิพเป็นสิ่งสำคัญให้ประสิทธิภาพของตัวประมวลผล multicore แคชระดับสุดท้ายเป็นหนึ่งสิ่งสำคัญสุดในบรรดาทรัพยากรเหล่านี้

ผลลัพธ์ (ไทย) 2:

สถาปัตยกรรมแบบมัลติคอร์ที่แตกต่างกันเราอยู่ในงานนี้เป็นที่ปรากฎในรูปที่ 2 การออกแบบนี้เป็นแบบจำลองหลังจาก Intel Sandy Bridge [5] หน่วยประมวลผลประกอบด้วยหลาย CPU และ GPU แกนแต่ละคนมีแคชส่วนตัว แกนเหล่านี้ส่วนใหญ่มี LLC และ DRAM คว​​บคุมและโมดูลสื่อสารผ่านเครือข่ายที่เชื่อมต่อโครงข่ายบนชิป EF แบ่งปัน Fi ประสิทธิภาพของทรัพยากรบนชิปมีความสำคัญต่อประสิทธิภาพการทำงานของหน่วยประมวลผลแบบมัลติคอร์ที่ แคชสุดท้ายระดับหนึ่งที่สำคัญมากที่สุดในหมู่ทรัพยากรเหล่านี้

ผลลัพธ์ (ไทย) 3:

บริษัทสถาปัตยกรรมมัลติคอร์ที่เราอยู่ในงานนี้จะแสดงในรูปที่ 2 การออกแบบนี้จำลองหลังจาก Intel Sandy Bridge [ 5 ] ซึ่งประกอบด้วยหลาย CPU และ GPU ซึ่งแต่ละที่มีแคชส่วนตัวของตัวเอง แกนเหล่านี้แบ่งปัน LLC และตัวควบคุม DRAM และโมดูลสื่อสารผ่านการเชื่อมต่อบนเครือข่าย EF จึง cient การแบ่งปันทรัพยากรบนมี ประสิทธิภาพของตัวประมวลผล multicore . ระดับสุดท้ายแคชเป็นหนึ่งในที่สำคัญที่สุดของทรัพยากรเหล่านี้