Latencies[edit]While the typical la

Latencies[edit]
While the typical latencies for a JEDEC DDR2 device were 5-5-5-15, some standard latencies for JEDEC DDR3 devices include 7-7-7-20 for DDR3-1066 and 8-8-8-24 for DDR3-1333.

DDR3 latencies are numerically higher because the I/O bus clock cycles by which they are measured are shorter; the actual time interval is similar to DDR2 latencies (around 10 ns). There is some improvement because DDR3 generally uses more recent manufacturing processes, but this is not directly caused by the change to DDR3.

As with earlier memory generations, faster DDR3 memory became available after the release of the initial versions. DDR3-2000 memory with 9-9-9-28 latency (9 ns) was available in time to coincide with the Intel Core i7 release.[8] CAS latency of 9 at 1000 MHz (DDR3-2000) is 9 ns, while CAS latency of 7 at 667 MHz (DDR3-1333) is 10.5 ns.

(CAS / Frequency (MHz)) × 1000 = X ns

Example:

(7 / 667) × 1000 = 10.49475 ns

Power consumption[edit]
Power consumption of individual SDRAM chips (or, by extension, DIMMs) varies based on many factors, including speed, type of usage, voltage, etc. Dell's Power Advisor calculates that 4 GB ECC DDR1333 RDIMMs use about 4 W each.[9] By contrast, a more modern mainstream desktop-oriented part 8 GB, DDR3/1600 DIMM, is rated at 2.58 W, despite being significantly faster.[10]

Extensions[edit]
XMP[edit]
Intel Corporation officially introduced the eXtreme Memory Profile (XMP) Specification on March 23, 2007 to enable enthusiast performance extensions to the traditional JEDEC SPD specifications for DDR3 SDRAM.[11]

DDR3L and DDR3U[edit]
The DDR3L (DDR3 Low Voltage) standard is an addendum to the JESD79-3 DDR3 Memory Device Standard specifying low voltage devices. The DDR3L standard is 1.35V and has the label ’’PC3L’’ for its modules. Examples include DDR3L‐800, DDR3L‐1066, DDR3L‐1333, and DDR3L‐1600. The DDR3U standard is 1.25V and has the label ’’PC3U’’ for its modules.

On July 26, 2010, JEDEC Solid State Technology Association announced the publication of JEDEC DDR3L.[12]

DDR3 Serial Presence Detect[edit]
Release 4 of the DDR3 Serial Presence Detect (SPD) document (SPD4_01_02_11) adds support for Load Reduction DIMMs and also for 16b-SO-DIMMs and 32b-SO-DIMMs.

On SEPTEMBER 1, 2011, JEDEC Solid State Technology Association announced the publication of Release 4 of the DDR3 Serial Presence Detect (SPD) document.[13]

Modules[edit]
JEDEC standard modules[edit]
Standard name


Memory clock
(MHz)

Cycle time
(ns)

I/O bus clock
(MHz)

Data rate
(MT/s)

Module name


Peak transfer rate
(MB/s)

Timings
(CL-tRCD-tRP)

CAS latency
(ns)

DDR3-800D
DDR3-800E 100 10 400 800 PC3-6400 6400 5-5-5
6-6-6 12 1⁄2
15  
DDR3-1066E
DDR3-1066F
DDR3-1066G 133⅓ 7 1⁄2 533⅓ 1066⅔ PC3-8500 8533⅓ 6-6-6
7-7-7
8-8-8 11 1⁄4
13 1⁄8
15  
DDR3-1333F*
DDR3-1333G
DDR3-1333H
DDR3-1333J* 166⅔ 6 666⅔ 1333⅓ PC3-10600 10666⅔ 7-7-7
8-8-8
9-9-9
10-10-10 10 1⁄2
12  
13 1⁄2
15  
DDR3-1600G*
DDR3-1600H
DDR3-1600J
DDR3-1600K 200 5 800 1600 PC3-12800 12800 8-8-8
9-9-9
10-10-10
11-11-11 10  
11 1⁄4
12 1⁄2
13 3⁄4
DDR3-1866J*
DDR3-1866K
DDR3-1866L
DDR3-1866M* 233⅓ 4 2⁄7 933⅓ 1866⅔ PC3-14900 14933⅓ 10-10-10
11-11-11
12-12-12
13-13-13 10 5⁄7 
11 11⁄14
12 6⁄7 
13 13⁄14
DDR3-2133K*
DDR3-2133L
DDR3-2133M
DDR3-2133N* 266⅔ 3 3⁄4 1066⅔ 2133⅓ PC3-17000 17066⅔ 11-11-11
12-12-12
13-13-13
14-14-14 10 5⁄16
11 1⁄4
12 3⁄16
13 1⁄8
* optional

CL - Clock cycles between sending a column address to the memory and the beginning of the data in response

tRCD - Clock cycles between row activate and reads/writes

tRP - Clock cycles between row precharge and activate

Fractional frequencies are normally rounded down, but rounding up to 667 is common because of the exact number being 666⅔ and rounding to the nearest whole number. Some manufacturers also round to a certain precision or round up instead. For example, PC3-10666 memory could be listed as PC3-10600 or PC3-10700.[14]

Note: All items listed above are specified by JEDEC as JESD79-3D.[15] All RAM data rates in-between or above these listed specifications are not standardized by JEDEC—often they are simply manufacturer optimizations using higher-tolerance or overvolted chips. Of these non-standard specifications, the highest reported speed reached was equivalent to DDR3-2544, as of May 2010.[16]

DDR3-xxx denotes data transfer rate, and describes raw DDR chips, whereas PC3-xxxx denotes theoretical bandwidth (with the last two digits truncated), and is used to describe assembled DIMMs. Bandwidth is calculated by taking transfers per second and multiplying by eight. This is because DDR3 memory modules transfer data on a bus that is 64 data bits wide, and since a byte comprises 8 bits, this equates to 8 bytes of data per transfer.

In addition to bandwidth and capacity variants, modules can:

Optionally implement ECC, which is an extra data byte lane used for correcting minor errors and detecting major errors for better reliability. Modules with ECC are identified by an additional ECC or E in their designation. For example: "PC3-6400 ECC", or PC3-8500E.[17]
Be "registered", which improves signal integrity (and hence potentially clock rates and physical slot capacity) by electrically buffering the signals with a register, at a cost of an extra clock of increased latency. Those modules are identified by an additional R in their designation, whereas non-registered (a.k.a. "unbuffered") RAM may be identified by an additional U in the designation. PC3-6400R is a registered PC3-6400 module, and PC3-6400R ECC is the same module with ECC.
Be fully buffered modules, which are designated by F or FB and do not have the same notch position as other classes. Fully buffered modules cannot be used with motherboards that are made for registered modules, and the different notch position physically prevents their insertion.
Feature summary[edit]
DDR3 SDRAM components
Introduction of asynchronous RESET pin
Support of system-level flight-time compensation
On-DIMM mirror-friendly DRAM pinout
Introduction of CWL (CAS write latency) per clock bin
On-die I/O calibration engine
READ and WRITE calibration
DDR3 modules
Fly-by command/address/control bus with on-DIMM termination
High-precision calibration resistors
Are not backwards compatible—DDR3 modules do not fit into DDR2 sockets; forcing them can damage the DIMM and/or the motherboard[18]
Technological advantages compared to DDR2
Higher bandwidth performance, up to 2133 MT/s standardized
Slightly improved latencies, as measured in nanoseconds
Higher performance at low power (longer battery life in laptops)
Enhanced low-power features
Development and market penetration[edit]
In May 2005, Desi Rhoden, chairman of the JEDEC committee responsible for creating the DDR3 standard, stated that DDR3 had been under development for "about 3 years".[19] DDR3 was launched in 2007, but sales were not expected to overtake DDR2 until the end of 2009, or possibly early 2010, according to Intel strategist Carlos Weissenberg, speaking during the early part of their roll-out in August 2008.[20] (The same timescale for market penetration had been stated by market intelligence company DRAMeXchange over a year earlier in April 2007,[21] and by Desi Rhoden in 2005.[19]) The primary driving force behind the increased usage of DDR3 has been new Core i7 processors from Intel and Phenom II processors from AMD, both of which have internal memory controllers: the latter recommends DDR3, the former requires it. IDC stated in January 2009 that DDR3 sales will account for 29 percent of the total DRAM units sold in 2009, rising to 72% by 2011.[22]

Successor[edit]
Main article: DDR4 SDRAM
JEDEC's planned successor to DDR3 is DDR4, whose standard is currently in development.[23] The primary benefits of DDR4 compared to DDR3 include a higher range of clock frequencies and data transfer rates[24] and significantly lower voltage. Some manufacturers have already demonstrated DDR4 chips for testing purposes.[25]

ผลลัพธ์ (ไทย) 1:

เวลาแฝง [แก้ไข]
ขณะเวลาแฝงโดยทั่วไปสำหรับอุปกรณ์ JEDEC DDR2 5-5-5-15 เวลาแฝงบางมาตรฐาน JEDEC DDR3 อุปกรณ์รวม 7-7-7-20 สำหรับ DDR3-1066 และ 8-8-8-24 สำหรับ DDR3-1333

เวลาแฝง DDR3 จะเรียงตามตัวเลขสูงเนื่องจากวงจรบัส I/O นาฬิกาที่จะคิดสั้น ช่วงเวลาจริงมีลักษณะคล้ายกับเวลาแฝง DDR2 (ประมาณ 10 ns) มีบางส่วนเนื่องจาก DDR3 โดยทั่วไปใช้กระบวนการผลิตใหม่ แต่นี้ไม่ตรงเกิดจากการเปลี่ยนแปลงกับ DDR3

ตาม ด้วยก่อนหน้ารุ่นหน่วยความจำ หน่วยความจำ DDR3 เร็วขึ้นกลายเป็นใช้หลังจากปล่อยรุ่นแรก หน่วยความจำ DDR3-2000 กับแฝง 9-9-9-28 (9 ns) มีเวลาตรงกันกับ Intel Core i7[8] แฝงใน CAS 9 ที่ 1000 MHz (DDR3-2000) มี 9 ns ขณะที่แฝงใน CAS 7 ที่ 667 MHz (DDR3-1333) 10.5 ns.

(CAS / Frequency (MHz)) × 1000 = X ns

ns × 1000 = 10.49475 ตัวอย่าง:

(7 / 667)

ไฟ [แก้ไข]
พลังงาน ของชิป SDRAM แต่ละ (หรือ นาม สกุล DIMMs) ที่แตกต่างกันไปขึ้นอยู่กับปัจจัยหลายอย่าง ความเร็ว ชนิดของการใช้งาน แรงดัน เป็นต้นรวมทั้งการ ของ Dell ที่ปรึกษาพลังงานคำนวณประมาณ 4 W แต่ละที่ใช้ ECC DDR1333 RDIMMs 4 GB[9] โดยคมชัด ความสมัยใหม่หลักแปลกเดสก์ท็อปส่วน 8 GB, DDR3/1600 DIMM คืออันดับที่ 2.58 W ถึงแม้ว่าจะเร็วขึ้นอย่างมีนัยสำคัญ[10]

ส่วนขยาย [แก้ไข]
XMP [แก้ไข]
บริษัท Intel อย่างนำข้อกำหนดค่าหน่วยความจำ (XMP) มากบน 23 มีนาคม 2007 เพื่อเปิดใช้งานส่วนขยายประสิทธิภาพการทำงานคือข้อมูลจำเพาะของ JEDEC SPD ดั้งเดิมสำหรับ DDR3 SDRAM[11]

DDR3L และ DDR3U [แก้ไข]
DDR3L ผนวกกับการ JESD79-3 DDR3 หน่วยความจำอุปกรณ์มาตรฐานระบุอุปกรณ์แรงดันต่ำแบบมาตรฐาน (แรงดันต่ำ DDR3) DDR3L มาตรฐานคือ 1.35V และมีป้ายชื่อ '' PC3L'' สำหรับโมดูลของ ตัวอย่างเช่น DDR3L‐800, DDR3L‐1066, DDR3L‐1333 และ DDR3L‐1600 มาตรฐาน DDR3U 1.25V และมีป้ายชื่อ '' PC3U'' สำหรับโมดูของ

เมื่อ 26 กรกฎาคม 2010, JEDEC ทึบสถานะเทคโนโลยีสมาคมประกาศประกาศของ JEDEC DDR3L[12]

DDR3 ประจำอยู่ตรวจหา [แก้ไข]
4 ออกเอกสาร DDR3 ประจำสถานะตรวจ (SPD) (SPD4_01_02_11) เพิ่มการสนับสนุน สำหรับการโหลดลด DIMMs และ 16b-อื่น ๆ -DIMMs และ 32b-อื่น ๆ -DIMMs

เมื่อ 1 กันยายน 2011, JEDEC ทึบสถานะเทคโนโลยีสมาคมประกาศสิ่งพิมพ์ 4 ออกเอกสาร DDR3 ประจำสถานะตรวจ (SPD)[13]

โม [แก้ไข]
โมดูมาตรฐาน JEDEC [แก้ไข]
ชื่อมาตรฐาน


จำนาฬิกา
(MHz)

เวลาวงจร
(ns)

ฉัน O โดยสารนาฬิกา
(MHz)

ข้อมูลอัตรา
(MT/s)

ชื่อโมดูล


อัตราการถ่ายโอนสูงสุด
(MB/s)

เวลา
(CL tRCD tRP)

เวลาแฝงใน CAS
(ns)

DDR3 - 800 D
100 10 400 800 800E-DDR3 PC3-6400 6400 5-5-5
6-6-6 12 1⁄2
15
DDR3 1066E
DDR3 1066F
DDR3 - 1066G 133⅓ 7 1⁄2 533⅓ 1066⅔ 8533⅓ PC3-8500 แผ่น 6-6-6
7-7-7
8-8-8 11 1⁄4
13 1⁄8
15
DDR3-1333F *
DDR3 - 1333G
DDR3 - 1333H
DDR3-1333J * 166⅔ 6 666⅔ 1333⅓ PC3 10600 10666⅔ 7-7-7
8-8-8
9-9-9
10-10-10 10 1⁄2
12
13 1⁄2
15
G DDR3-1600 *
DDR3 - 1600H
DDR3 1600J
DDR3 - 1600K 200 5 800 1600 PC3-12800 12800 8-8-8
9-9-9
10-10-10
11-11-11 10
11 1⁄4
12 1⁄2
13 3⁄4
DDR3-1866J *
DDR3 - 1866K
DDR3 - 1866L
DDR3-1866 M * 233⅓ 4 2⁄7 933⅓ 1866⅔ PC3-14900 14933⅓ 10-10-10
11-11-11
12-12-12
13-13-13 10 5⁄7
11 11⁄14
12 6⁄7
13 13⁄14
K DDR3 2133 *
DDR3 - 2133L
DDR3 - 2133M
DDR3-2133N * 266⅔ 3 3⁄4 1066⅔ 2133⅓ PC3-17000 17066⅔ 11-11-11
12-12-12
13-13-13
10 14-14-14 5⁄16
11 1⁄4
12 3⁄16
13 1⁄8
* เสริม

CL - นาฬิการอบระหว่างส่งอยู่คอลัมน์หน่วยความจำและการเริ่มต้นของข้อมูลในการตอบสนอง

tRCD - วงจรนาฬิการะหว่างแถวเปิดใช้งาน และอ่าน/เขียน

tRP - วงจรนาฬิการะหว่างแถว precharge และเปิดใช้งาน

ความถี่เป็นเศษส่วนจะปัดเศษลง ปกติ แต่ปัด 667 ถึงจะทั่วไป มีจำนวนที่แน่นอน 666⅔ และปัดเศษเป็นจำนวนเต็มที่ใกล้ที่สุด ผู้ผลิตบางรายยังปัดเพื่อความแม่นยำบาง หรือปัดเศษขึ้นแทน ตัวอย่าง หน่วยความจำ PC3-10666 สามารถแสดงเป็น PC3 10600 หรือ PC3-10700[14]

หมายเหตุ: สินค้าทั้งหมดที่แสดงรายการข้างต้นถูกกำหนด โดย JEDEC เป็น JESD79 3D[15] RAM ข้อมูลราคาระหว่าง หรือ เหนือข้อกำหนดเหล่านี้แสดงรายการไม่เป็นมาตรฐาน โดย JEDEC — มักจะแค่เพิ่มประสิทธิภาพผู้ผลิตที่ใช้อบสูงค่าเผื่อหรือ overvolted เท่านั้น ของข้อกำหนดมาตรฐานเหล่านี้ ความเร็วรายงานสูงถึงได้เทียบเท่ากับ DDR3-2544 พฤษภาคม 2553[16]

DDR3 xxx หมายถึงอัตราการถ่ายโอนข้อมูล และอธิบายวัตถุดิบชิป DDR ใน ขณะที่ PC3-xxxx แสดงทฤษฎีแบนด์วิธ (พร้อมตัวเลขล่าสุดสองตัด), ใช้เพื่ออธิบาย ประกอบ DIMMs แบนด์วิธจะถูกคำนวณ โดยการโอนย้ายต่อวินาที และคูณ 8 ทั้งนี้เนื่องจากหน่วยความจำ DDR3 ที่โมถ่ายโอนข้อมูลบนบัสที่ข้อมูล 64 บิตกว้าง และเนื่องจากไบต์ประกอบด้วย 8 บิต นี้เท่ากับ 8 ไบต์ของข้อมูลต่อโอน

นอกจากแบนด์วิธและกำลังการผลิตย่อย โมดูลสามารถ:

หรือใช้ ECC ซึ่งเป็นเลนไบต์ข้อมูลพิเศษที่ใช้สำหรับแก้ไขข้อผิดพลาดเล็กน้อย และตรวจหาข้อผิดพลาดที่สำคัญสำหรับความน่าเชื่อถือที่ดี ได้ มีระบุด้วย ECC ECC หรือ E เพิ่มเติมในการกำหนด ตัวอย่าง: "PC3-6400 ECC" หรือ PC3-8500E[17]
"ลงทะเบียน" ที่ปรับปรุงสัญญาณสมบูรณ์ (และดังนั้น อาจนาฬิการาคาและกำลังการผลิตช่องทางกายภาพ) โดยบัฟเฟอร์สัญญาณกับเครื่องบันทึกเงินสด นาฬิกาการเสริมของแฝงเพิ่มขึ้นต้นทุนไฟฟ้า โมเหล่านั้นถูกกำหนด โดย R เพิ่มเติมในการกำหนดของพวกเขา ในขณะที่ RAM (หรือเวสท์วูด "unbuffered") ที่ไม่ได้ลงทะเบียนอาจจะระบุเป็น U เพิ่มเติมในการกำหนด PC3-6400R โม PC3-6400 ลงทะเบียน และ ECC PC3-6400R เป็นโมดูลเดียวกันกับ ECC
จะโมถูกบัฟเฟอร์เต็ม ซึ่งกำหนด โดย F หรือ FB และได้ตำแหน่งรอยเดียวกับชั้นเรียนอื่น ๆ โมดูลที่ถูกบัฟเฟอร์เต็มไม่สามารถใช้กับมาเธอร์บอร์ดที่ทำการลงทะเบียนโมดูล และตำแหน่งรอยแตกต่างกันทางกายภาพป้องกันแทรกของพวกเขา
สรุปคุณลักษณะ [แก้ไข]
ส่วน DDR3 SDRAM
แนะนำ pin ใหม่แบบอะซิงโครนัส
สนับสนุนค่าตอบแทนเวลาบินระดับระบบ
pinout DRAM เป็นกระจกบน DIMM
แนะนำของ CWL (CAS เขียนแฝง) ต่อช่องเก็บนาฬิกา
I/O บนตายเทียบเครื่องยนต์
เทียบการอ่านและเขียน
โม DDR3
บินตามคำสั่ง/ที่อยู่/ควบคุมด้วยรถจ้างบน DIMM
resistors เทียบความแม่นยำสูง
ไม่เข้ากันได้ย้อนหลัง – โม DDR3 ไม่เหมาะ DDR2 ปลั๊ก บังคับให้พวกเขาเสียหายแบบ DIMM หรือบอร์ด [18]
เทคโนโลยีเปรียบเทียบกับ DDR2
แบนด์วิดท์ประสิทธิภาพสูง ถึง MT 2133/มาตรฐาน s
ขึ้นเล็กน้อยเวลาแฝง วัดใน nanoseconds
ประสิทธิภาพสูงที่พลังงานต่ำ (แบตเตอรี่อีกต่อไปในแล็ปท็อป)
เพิ่มคุณลักษณะการใช้พลังงานต่ำ
เจาะตลาดและพัฒนา [แก้ไข]
ในเดือน 2005 พฤษภาคม สุราษฎร์ธานี Rhoden ประธานคณะกรรมการ JEDEC ชอบสร้างมาตรฐาน DDR3 ระบุว่า DDR3 ได้พัฒนา "3 ปี"[19] เปิด DDR3 2007 แต่ขายถูกไม่ต้องแซง DDR2 จนถึงสิ้นปี 2009 หรืออาจจะต้น 2010 ตามยุทธศาสตร์การหลีก Intel Carlos Weissenberg การพูดในช่วงแรก ๆ ของการม้วนออก 2008 สิงหาคม[20] (สเกลเดียวกันสำหรับบุกตลาดมีการระบุ โดยตลาดปัญญาบริษัท DRAMeXchange ปีก่อนหน้านี้ในเดือน 2007 เมษายน, [21] และ Rhoden สุราษฎร์ธานีในปี 2005 [19]) เป็นแรงผลักดันหลักหลังการใช้งานที่เพิ่มขึ้นของ DDR3 ได้โปรเซสเซอร์ใหม่ Core i7 จาก Intel และ Phenom II โปรเซสเซอร์จาก AMD ทั้งสองที่มีตัวควบคุมหน่วยความจำภายใน: DDR3 แนะนำหลัง อดีตที่ต้องการ IDC ระบุไว้ตั้งแต่เดือนมกราคม 2552 ว่า ขาย DDR3 จะบัญชีร้อยละ 29 ของรวม DRAM หน่วยขายในปี 2552 เพิ่มขึ้น 72% ปี 2011[22]

สืบ [แก้ไข]
บทความหลัก: DDR4 SDRAM
สืบแผนของ JEDEC DDR3 เป็น DDR4 มาตรฐานที่มีอยู่ได้พัฒนา[23] ประโยชน์หลักของการเปรียบเทียบกับ DDR3 DDR4 รวมถึงสูงกว่าความถี่นาฬิกา และข้อมูลอัตรา [24] การถ่ายโอน และลดแรงดันมาก ผู้ผลิตบางรายแล้วได้แสดงให้เห็นว่าชิ DDR4 สำหรับทดสอบ[25]

ผลลัพธ์ (ไทย) 2:

เวลาแฝง [แก้ไข]
ในขณะที่เวลาแฝงปกติสำหรับอุปกรณ์ JEDEC DDR2 5-5-5-15 มีบางเวลาแฝงมาตรฐานสำหรับอุปกรณ์ JEDEC DDR3 รวม 7-7-7-20 เพื่อ DDR3-1066 และเพื่อ 8-8-8-24 DDR3-1333 เวลาแฝง DDR3 เป็นตัวเลขที่สูงขึ้นเพราะรอบนาฬิการถบัส I / O โดยที่พวกเขาจะวัดจะสั้น; ช่วงเวลาที่เกิดขึ้นจริงจะคล้ายกับเวลาแฝง DDR2 (ประมาณ 10 NS) มีการปรับปรุงบางอย่างเป็นเพราะ DDR3 ทั่วไปจะใช้กระบวนการผลิตที่มากขึ้นเมื่อเร็ว ๆ นี้ แต่ตอนนี้ไม่ได้เกิดโดยตรงจากการเปลี่ยนแปลงที่จะ DDR3 เช่นเดียวกับก่อนหน้านี้รุ่นหน่วยความจำหน่วยความจำ DDR3 เร็วขึ้นกลายเป็นใช้ได้หลังจากที่ปล่อยรุ่นเริ่มต้น หน่วยความจำ DDR3-2000 ด้วย 9-9-9-28 แฝง (9 NS) ที่มีอยู่ในเวลาที่จะตรงกับการเปิดตัว Intel Core i7. [8] แอบแฝง CAS จาก 9 ที่ 1000 MHz (DDR3-2000) เป็น 9 กาในขณะที่ แอบแฝง CAS จาก 7 ที่ 667 MHz (DDR3-1333) เป็น 10.5 NS (CAS / ความถี่ (MHz)) × 1,000 = X NS ตัวอย่าง: (7/667) x 1,000 = 10.49475 กาใช้พลังงาน [แก้ไข] การใช้พลังงานของแต่ละบุคคล ชิป SDRAM (หรือโดยการขยายหน่วยความจำ) จะแตกต่างกันขึ้นอยู่กับหลายปัจจัยรวมทั้งความเร็วในประเภทของการใช้งานแรงดันไฟฟ้า ฯลฯ ที่ปรึกษาของ Dell คำนวณว่า 4 GB ECC DDR1333 RDIMMs ใช้ประมาณ 4 W แต่ละ. [9] ในทางตรงกันข้าม ส่วนสก์ท็อปที่มุ่งเน้นหลักที่ทันสมัยมากขึ้น 8 GB, DDR3/1600 DIMM, เป็นอันดับที่ 2.58 W, แม้จะเป็นอย่างมีนัยสำคัญได้เร็วขึ้น. [10] ส่วนขยาย [แก้ไข] XMP [แก้ไข] อินเทลคอร์ปอเรชั่นอย่างเป็นทางการเปิดตัวรายละเอียด eXtreme หน่วยความจำ (XMP) สเปกที่ 23 มีนาคม 2007 เพื่อให้ผู้ที่ชื่นชอบการขยายผลการดำเนินงานที่จะข้อกำหนด JEDEC SPD แบบดั้งเดิมสำหรับ DDR3 SDRAM. [11] DDR3L และ DDR3U [แก้ไข] DDR3L (DDR3 Low Voltage) มาตรฐานคือภาคผนวกกับอุปกรณ์ JESD79-3 หน่วยความจำ DDR3 มาตรฐานระบุต่ำ อุปกรณ์แรงดันไฟฟ้า มาตรฐาน DDR3L เป็น 1.35V และมีฉลาก'''' PC3L สำหรับโมดูลของ ตัวอย่าง ได้แก่ DDR3L-800, DDR3L-1066-1333 DDR3L และ DDR3L-1600 มาตรฐาน DDR3U เป็น 1.25V และมีฉลาก'''' PC3U สำหรับโมดูลที่26 กรกฏาคม 2010, JEDEC Solid State สมาคมเทคโนโลยีประกาศสิ่งพิมพ์ของ JEDEC DDR3L. [12] DDR3 อนุกรมการแสดงตนตรวจสอบ [แก้ไข] ปล่อย 4 จาก DDR3 อนุกรมการแสดงตนตรวจสอบ (SPD) เอกสาร (SPD4_01_02_11) เพิ่มการสนับสนุนสำหรับหน่วยความจำลดน้ำหนักและสำหรับ 16b-SO-DIMM และ 32b-SO-DIMM 1 กันยายน 2011 บน JEDEC Solid State สมาคมเทคโนโลยีประกาศสิ่งพิมพ์จาก 4 ที่วางจำหน่าย ของ DDR3 อนุกรมการแสดงตนตรวจสอบ (SPD) เอกสาร. [13] โมดูล [แก้ไข] โมดูลมาตรฐาน JEDEC [แก้ไข] ชื่อมาตรฐานนาฬิกาหน่วยความจำ(MHz) รอบเวลา(NS) I / O นาฬิการถบัส(MHz) อัตราข้อมูล(MT / s ) ชื่อโมดูลอัตราการถ่ายโอนสูงสุด(MB / s) กำหนดเวลา(CL-tRCD-TRP) แฝง CAS (NS) DDR3-800D DDR3-800E 100 10 400 800 PC3-6400 6400 5-5-5 6-6-6 12 1 / 2 15   DDR3-1066E DDR3-1066F DDR3-1066G 133 ⅓ 7 1/2 533 1066 ⅓⅔ PC3-8500 8533 ⅓ 6-6-6 7-7-7 8-8-8 11 1/4 13 1/8 15   DDR3-1333F * DDR3-1333G DDR3-1333H DDR3-1333J * 166 ⅔ 6 666 1333 ⅔⅓ PC3-10600 10666 ⅔ 7-7-7 8-8-8 9-9-9 10-10-10 10 1/2 12   13 1/2 15   DDR3 -1600G * DDR3-1600H DDR3-1600J DDR3-1600K 5 200 800 1600 PC3-12800 12800 8-8-8 9-9-9 10-10-10 11-11-11 10   11 1/4 12 1/2 13 3/4 DDR3-1866J * DDR3-1866K DDR3-1866L DDR3-1866M * 233 ⅓ 4 2/7 933 1866 ⅓⅔ PC3-14900 14933 ⅓ 10-10-10 11-11-11 12-12-12 13-13-13 10 5 7 /  11 11/14 12 6/7  13 13/14 DDR3-2133K * DDR3-2133L DDR3-2133M DDR3-2133N * 266 ⅔ 3 3/4 1066 2133 ⅔⅓ PC3-17000 17066 ⅔ 11-11-11 12-12-12 13 -13-13 14-14-14 10 5/16 11 1/4 12 3/16 13 1/8 * ตัวเลือกCL - รอบนาฬิกาที่อยู่ระหว่างการส่งคอลัมน์หน่วยความจำและจุดเริ่มต้นของข้อมูลในการตอบสนองtRCD - นาฬิกา รอบระหว่างแถวเปิดใช้งานและอ่าน / เขียนTRP - รอบนาฬิกา Precharge ระหว่างแถวและเปิดใช้งานความถี่เศษส่วนจะถูกปัดเศษลงตามปกติ แต่การปัดเศษขึ้นไป 667 เป็นเรื่องธรรมดาเพราะจำนวนที่แน่นอนเป็น 666 ⅔และปัดเศษเป็นจำนวนเต็มที่ใกล้เคียงที่สุด ผู้ผลิตบางรายยังรอบที่จะมีความแม่นยำบางอย่างหรือรอบขึ้นแทน ตัวอย่างเช่น PC3-10666 หน่วยความจำจะได้รับการจดทะเบียนเป็น PC3-10600 หรือ PC3-10700 [14]. หมายเหตุ:. ทุกรายการที่กล่าวข้างต้นจะถูกกำหนดโดย JEDEC เป็น JESD79-3D [15] ทั้งหมดแรมอัตราข้อมูลในระหว่างขึ้นไปเหล่านี้ ข้อกำหนดที่ระบุไว้ไม่ได้มาตรฐานโดย JEDEC มักจะพวกเขาเป็นเพียงการเพิ่มประสิทธิภาพผู้ผลิตใช้ชิปความอดทนที่สูงขึ้นหรือ overvolted ของข้อกำหนดที่ไม่ได้มาตรฐานเหล่านี้ความเร็วสูงสุดถึงรายงานเท่ากับ DDR3-2544, ณ พฤษภาคม 2010. [16] DDR3-xxx ซึกอัตราการถ่ายโอนข้อมูลและอธิบายชิป DDR ดิบในขณะที่ PC3-xxxx ซึกแบนด์วิดธ์ในเชิงทฤษฎี (มี ตัวเลขสองหลักสุดท้ายตัดทอน) และถูกนำมาใช้เพื่ออธิบายประกอบหน่วยความจำ แบนด์วิดท์ที่มีการคำนวณโดยการโอนต่อวินาทีและคูณด้วยแปด เพราะนี่คือการถ่ายโอนหน่วยความจำ DDR3 ข้อมูลบนรถบัสที่เป็น 64 บิตข้อมูลกว้างและตั้งแต่ไบต์ประกอบด้วย 8 บิตนี้เท่ากับ 8 ไบต์ของข้อมูลต่อการถ่ายโอนนอกจากแบนด์วิดธ์และตัวแปรความจุโมดูลสามารถ: เลือกใช้ ECC ซึ่งเป็นช่องทางข้อมูลไบต์พิเศษที่ใช้ในการแก้ไขข้อผิดพลาดเล็ก ๆ น้อย ๆ และการตรวจสอบข้อผิดพลาดที่สำคัญสำหรับความน่าเชื่อถือที่ดีขึ้น โมดูล ECC มีการระบุโดย ECC เพิ่มเติมหรือ E ในการกำหนดของพวกเขา . เช่น: "PC3-6400 ECC" หรือ PC3-8500E [17] จะ "ลงทะเบียน" ที่ช่วยเพิ่มความสมบูรณ์ของสัญญาณ (และอัตรานาฬิกาจึงอาจและความจุช่องทางกายภาพ) โดยบัฟเฟอร์สัญญาณไฟฟ้าที่มีการลงทะเบียนที่ค่าใช้จ่าย ของนาฬิกาพิเศษแฝงเพิ่มขึ้น โมดูลที่มีการระบุโดย R เพิ่มเติมในการกำหนดของพวกเขาในขณะที่ไม่จดทะเบียน (aka "unbuffered") RAM อาจจะระบุเพิ่มเติม U ในการแต่งตั้ง PC3-6400R เป็นโมดูล PC3-6400 ลงทะเบียนและ PC3-6400R ECC เป็นโมดูลเช่นเดียวกันกับ ECC โมดูลจะบัฟเฟอร์อย่างเต็มที่ซึ่งจะถูกกำหนดโดย F หรือ FB และไม่ได้มีตำแหน่งบากเหมือนชั้นเรียนอื่น ๆ โมดูลบัฟเฟอร์อย่างเต็มที่ไม่สามารถใช้กับเมนบอร์ดที่ทำสำหรับโมดูลที่ลงทะเบียนและตำแหน่งที่แตกต่างกันรอยป้องกันไม่ให้ร่างกายของพวกเขาแทรกสรุปคุณสมบัติ [แก้ไข] ส่วนประกอบ DDR3 SDRAM แนะนำไม่ตรงกันขา RESET สนับสนุนระดับระบบการชดเชยเที่ยวบินเวลาOn-DIMM กระจกง่าย DRAM pinout แนะนำ CWL (CAS เขียนแฝง) ต่อถังนาฬิกาที่ตาย I / O การสอบเทียบเครื่องมืออ่านเขียนและการสอบเทียบโมดูล DDR3 บินโดยรถบัสคำสั่งที่อยู่ / / การควบคุมที่มีการเลิกจ้าง DIMM ต้านทานการสอบเทียบความแม่นยำสูงเป็น โมดูลไม่ย้อนกลับเข้ากัน-DDR3 ไม่พอดีกับซ็อกเก็ต DDR2; บังคับให้พวกเขาสามารถสร้างความเสียหาย DIMM และ / หรือเมนบอร์ด [18] ข้อได้เปรียบเมื่อเทียบกับเทคโนโลยี DDR2 ประสิทธิภาพแบนด์วิดธ์ที่สูงขึ้นถึง 2133 MT / s มาตรฐานเวลาแฝงในการปรับปรุงเล็กน้อยเป็นวัดในนาโนวินาทีประสิทธิภาพสูงที่ใช้พลังงานต่ำ (แบตเตอรี่อีกต่อไปในแล็ปท็อป) เพิ่มคุณสมบัติการใช้พลังงานต่ำและการพัฒนาส่วนแบ่งการตลาด [แก้ไข] ในเดือนพฤษภาคมปี 2005 Desi Rhoden, ประธานคณะกรรมการ JEDEC รับผิดชอบในการสร้างมาตรฐาน DDR3 ระบุว่า DDR3 ได้รับภายใต้การพัฒนาสำหรับ "ประมาณ 3 ปี". [19] DDR3 เป็น เปิดตัวในปี 2007 แต่ยอดขายก็ไม่ได้คาดว่าจะแซง DDR2 จนถึงสิ้นปี 2009 หรืออาจจะเป็นช่วงต้นปี 2010 ตามที่ Intel ยุทธศาสตร์คาร์ลอซักโซนีพูดในช่วงแรกของการม้วนออกของพวกเขาในสิงหาคม 2008. [20] (เช่นเดียว เวลาที่สำหรับการเจาะตลาดได้รับการกล่าวโดย บริษัท ทางการตลาด DRAMeXchange กว่าปีก่อนหน้านี้ในเดือนเมษายนปี 2007 [21] และโดย Desi Rhoden ในปี 2005. [19]) แรงผลักดันหลักที่อยู่เบื้องหลังการใช้งานที่เพิ่มขึ้นของ DDR3 ได้รับการประมวลผล Core i7 ใหม่ จาก Intel และ Phenom II โปรเซสเซอร์จากเอเอ็มซึ่งทั้งสองมีตัวควบคุมหน่วยความจำภายใน: หลังแนะนำ DDR3 อดีตต้องใช้มัน ไอดีซีที่ระบุไว้ในมกราคม 2009 ว่ายอดขาย DDR3 จะคิดเป็น 29 เปอร์เซ็นต์ของหน่วย DRAM ทั้งหมดที่ขายในปี 2009 เพิ่มขึ้นถึง 72% ในปี 2011 [22]. สืบ [แก้ไข] บทความหลัก: DDR4 SDRAM JEDEC พุทธางกูรวางแผนที่จะ DDR3 เป็น DDR4 ที่มี มาตรฐานอยู่ในขณะนี้ในการพัฒนา. [23] ผลประโยชน์หลักของ DDR4 เมื่อเทียบกับ DDR3 รวมถึงช่วงที่สูงขึ้นของความถี่สัญญาณนาฬิกาและอัตราการถ่ายโอนข้อมูล [24] และแรงดันไฟฟ้าที่ลดลงอย่างมีนัยสำคัญ ผู้ผลิตบางรายได้แสดงให้เห็นแล้วชิป DDR4 เพื่อการทดสอบ. [25]

ผลลัพธ์ (ไทย) 3:

การเกิด [ แก้ไข ]
ในขณะที่เกิดทั่วไปสำหรับระบบอุปกรณ์ 5-5-5-15 ซึ่งกันและกัน เกิดเป็นมาตรฐานสำหรับอุปกรณ์ , โดยรวม 7-7-7-20 ซึ่งกันและกัน และเพื่อ ddr3-1066 8-8-8-24 สำหรับ ddr3-1333

คุ้มเกิดมีตัวเลขสูงกว่าเพราะ I / O รถบัสนาฬิการอบ โดยที่พวกเขาจะวัดเป็นสั้น ; ช่วงเวลาที่เกิดขึ้นจริงจะคล้ายกับเกรด การเกิด ( ประมาณ 10 ns )มีการปรับปรุง เพราะโดยทั่วไปจะใช้กระบวนการผลิตที่ใช้เทคโนโลยีล่าสุด แต่นี้ไม่ได้โดยตรง เกิดจากการเปลี่ยนแปลงของ

กับก่อนหน้านี้รุ่นหน่วยความจำเร็ว DDR3 หน่วยความจำว่างหลังจากการเปิดตัวของรุ่นแรก ddr3-2000 หน่วยความจำที่มี 9-9-9-28 แฝง ( 9 ชนิด ) คือใช้ได้ในเวลาประจวบเหมาะกับ Intel Core i7 รุ่น[ 8 ] CAS latency ของ 9 ที่ 1000 MHz ( ddr3-2000 ) 9 NS , ในขณะที่แฝง CAS 7 ที่ 667 MHz ( ddr3-1333 ) 10.5 NS .

( CAS / ความถี่ ( mhz ) × 1 = x 2

ตัวอย่าง :

( 7 / 7 ) × 1 = 10.49475 NS
[ แก้ไข ]

ใช้พลังงานการใช้พลังงานของแต่ละบุคคลสามารถชิป ( หรือนามสกุล , dimms ) จะแตกต่างกันขึ้นอยู่กับปัจจัยหลายด้าน ได้แก่ ความเร็ว ประเภทของการใช้ แรงดัน ฯลฯเดลล์ที่ปรึกษาพลังงานคำนวณว่า 4 GB ECC ddr1333 SAS Business Analytics ใช้ประมาณ 4 W แต่ละ . [ 9 ] ในทางตรงกันข้ามสมัยใหม่หลักเดสก์ทอปที่มุ่งเน้นส่วนที่ 8 GB DDR3 / 1600 DIMM เป็นสูงสุดที่ 2.58 W , แม้จะเป็นอย่างมีนัยสำคัญได้เร็วขึ้น [ 10 ]

นามสกุล [ แก้ไข ] [ แก้ไข ]

ข้อมูล XMP อินเทล คอร์ปอเรชั่น อย่างเป็นทางการ เปิดตัวสุดยอดหน่วยความจำโปรไฟล์ ( XMP ) สเปคในวันที่ 23 มีนาคม2007 เพื่อให้ผู้นิยมการขยายประสิทธิภาพแบบ SPD คุณสมบัติสำหรับ DDR3 SDRAM ซึ่งกันและกัน [ 11 ]

ddr3l และ ddr3u [ แก้ไข ]
ddr3l ( แรงดันต่ำ DDR3 ) มาตรฐานเป็นภาคผนวกที่ jesd79-3 DDR3 หน่วยความจำอุปกรณ์มาตรฐานระบุอุปกรณ์แรงดันต่ำ มาตรฐาน ddr3l เป็น 1.35v และมีป้าย ' 'pc3l ' ' ของโมดูล ตัวอย่าง ได้แก่ ddr3l ‐ 800 1066 1333 ddr3l ddr3l ‐ , ‐ ,และ ddr3l ‐ 1600 มาตรฐาน ddr3u เป็น 1.25v และมีป้าย ' 'pc3u ' ' ของโมดูล

ที่กรกฎาคม 26 , 2010 , ซึ่งกันและกันของแข็งเทคโนโลยีสมาคมประกาศสิ่งพิมพ์ของซึ่งกันและกัน ddr3l [ 12 ]

โดยการตรวจสอบอนุกรม [ แก้ไข ]
รุ่น 4 ของของตน ( SPD ) อนุกรมตรวจสอบเอกสาร ( spd4_01_02_11 ) เพิ่มการสนับสนุนสำหรับโหลด dimms ลด และยัง 16b 32b ดังนั้นและดังนั้น dimms dimms .

เมื่อวันที่ 1 กันยายน 2554 ซึ่งกันและกันของแข็งเทคโนโลยีสมาคมประกาศสิ่งพิมพ์ของรุ่น 4 ของของตน ( SPD ) แบบตรวจสอบเอกสาร [ 13 ]

[ ]
ซึ่งกันและกันแก้ไขโมดูลมาตรฐานโมดูล [ แก้ไข ]



ชื่อมาตรฐานหน่วยความจำนาฬิกา
( MHz )


( NS ) รอบเวลา

I / O รถบัสนาฬิกา
( MHz )

ข้อมูลอัตรา
( MT / s )




ชื่อโมดูล ยอดโอนเท่ากัน
( MB / s )

เวลา
( CL trcd CAS ( TRP )





ddr3-800d ( NS )ddr3-800e 100 10 400 800 pc3-6400 6400 ห้า ห้า ห้า 6-6-6 12 1 2

⁄ 15   


ddr3-1066e ddr3-1066f ddr3-1066g 133 ⅓ 7 1 ⁄ 2 533 ⅓ 1066 ⅔ pc3-8500 8533 ⅓ 6-6-6

8-8-8 7-7-7 11 1 ⁄ 4
8
1 ⁄ 13 15   



ddr3-1333f ddr3-1333g ddr3-1333h ddr3-1333j * 166 ⅔ 6 666 ⅔ 1333 ⅓ pc3-10600 10666 ⅔ 7-7-7


8-8-8 9-9-9 10-10-10 10 1 ⁄  
2
12 13 1 ⁄ 2

ddr3-1600g 15   


ddr3-1600h ddr3-1600jddr3-1600k 200 5 800 1600 pc3-12800 เมื่อ 8-8-8


9-9-9 10-10-10 11-11-11 10   
11 1 ⁄ 4
2
12 1 ⁄ 13 3 ⁄ 4
ddr3-1866j *

*
ddr3-1866k ddr3-1866l ddr3-1866m 233 ⅓ 4 2 ⁄ 7 933 ⅓ 1866 ⅔ pc3-14900 14933 ⅓ 10-10-10


13-13-13 11-11-11 12-12-12 10 5 ⁄ 7  

12 11 11 ⁄ 14 6 ⁄ 7  
13 13 ⁄ 14



ddr3-2133k ddr3-2133l ddr3-2133m ddr3-2133n * 266 ⅔ 3 ⁄ 4 1066 ⅔ 2133 ⅓ pc3-17000 17066 ⅔ 11-11-11


12-12-12 13-13-1314-14-14 10 5 ⁄ 16
11 1 ⁄ 4
3
⁄ 12 16 13 1 ⁄ 8
* เลือก

CL - นาฬิการอบระหว่างการส่งคอลัมน์ที่อยู่ในความทรงจำและจุดเริ่มต้นของข้อมูลในการตอบสนอง

trcd นาฬิการอบระหว่างแถวที่ใช้อ่าน / เขียน

ก - นาฬิการอบ ระหว่างแถว precharge และเปิดใช้งาน

ส่วนความถี่ปกติปัดเศษลงแต่จับถึง 667 เป็นเรื่องธรรมดาเพราะที่เบอร์เป็น 666 ⅔และการปัดเศษจำนวนทั้งหมดที่ใกล้ที่สุด ผู้ผลิตบางรายยังให้แม่นยําบางรอบหรือรอบขึ้นแทน ตัวอย่างเช่น pc3-10666 หน่วยความจำอาจจะแสดงเป็น pc3-10600 หรือ pc3-10700 [ 14 ]

หมายเหตุ : รายการทั้งหมดที่ระบุไว้ข้างต้นจะถูกระบุโดยซึ่งกันและกัน เป็น jesd79-3d .[ 15 ] บุรีรัมย์ ข้อมูลทั้งหมดในอัตราระหว่างขึ้นไปเหล่านี้แสดงคุณสมบัติไม่ได้มาตรฐานซึ่งกันและกัน พวกเขามักจะเป็นเพียงแค่ผู้ผลิต โดยการเพิ่มประสิทธิภาพการใช้ความอดทนสูงหรือชิป overvolted . คุณสมบัติมาตรฐานเหล่านี้ รายงานความเร็วสูงสุดถึงเท่ากับ ddr3-2544 พฤษภาคม 2553 [ 16 ]

โดย xxx แสดงถึงอัตราการถ่ายโอนข้อมูล และอธิบายถึงชิป DDR ดิบโดยที่ xxxx แสดงแบนด์วิดธ์ด้วยทฤษฎี ( กับท้ายสองตัวตัด ) และถูกใช้เพื่ออธิบายประกอบ dimms . แบนด์วิดธ์เป็นคำนวณโดยการโอนต่อวินาทีและคูณด้วย 8 นี้เป็นเพราะหน่วยความจำ DDR3 โมดูลการถ่ายโอนข้อมูลบนรถบัสที่เป็น 64 บิตข้อมูลที่กว้าง และเนื่องจากไบต์ประกอบด้วย 8 บิต นี้เท่ากับ 8 ไบต์ของข้อมูลการโอนต่อ

นอกจากแบนด์วิธและตัวแปรการผลิตโมดูลสามารถ :

เลือกใช้ ECC ซึ่งเป็นพิเศษไบต์ข้อมูลเลนใช้สำหรับแก้ไขข้อผิดพลาดน้อยและการตรวจสอบข้อผิดพลาดที่สำคัญสำหรับความน่าเชื่อถือดีกว่า โมดูลกับ ECC จะถูกระบุโดยเพิ่ม ECC หรือ E ในชื่อของพวกเขา ตัวอย่างเช่น : " pc3-6400 ฯลฯ " หรือ pc3-8500e [ 17 ]
" ลงทะเบียน "ที่ช่วยเพิ่มความสมบูรณ์ของสัญญาณ ( และด้วยเหตุนี้อาจนาฬิการาคาสล็อตความจุไฟฟ้าและทางกายภาพ ) โดยบัฟเฟอร์สัญญาณกับลงทะเบียนที่ค่าใช้จ่ายของนาฬิกาพิเศษ เพิ่มศักยภาพ . โมดูลที่ระบุ โดยเพิ่มเติม R ในชื่อของพวกเขา แต่ไม่ได้จดทะเบียน ( aka " unbuffered " ) RAM อาจจะระบุโดยเพิ่มเติมคุณในชื่อpc3-6400r จดทะเบียนเป็น pc3-6400 โมดูล และ pc3-6400r ECC เป็นโมดูลเดียวกันกับ ECC .
อย่างเต็มที่ buffered โมดูล ซึ่งเป็นเขตโดย F หรือ FB และไม่ได้มีกันรอยตำแหน่งเป็นชั้นเรียนอื่น ๆ อย่างเต็มที่ buffered โมดูลไม่สามารถใช้กับเมนบอร์ดที่ทำสำหรับลงทะเบียนโมดูล , และตำแหน่งต่าง ๆของร่างกาย ป้องกันรอย . .
[ ]
สรุปคุณสมบัติแก้ไขDDR3 SDRAM ส่วนประกอบเบื้องต้นของโครนัสรีเซ็ตพิน

สนับสนุนระบบระดับการบินเวลาชดเชย
บน DIMM กระจกเป็นกันเองของขั้วต่อ
แนะนำ cwl ( CAS เขียนแฝง ) ต่อนาฬิกาบิน
บนตาย I / O การสอบเทียบเครื่องมือ

อ่านและเขียนแบบ DDR3 โมดูล
บินโดยใช้คำสั่ง / ที่อยู่ / การควบคุมรถใน DIMM การสอบเทียบตัว

ความแม่นยําสูงจะไม่ถอยหลัง compatible-ddr3 โมดูลที่ไม่เข้ากับระบบซ็อกเก็ต ; บังคับให้พวกเขาสามารถสร้างความเสียหาย DIMM และ / หรือเมนบอร์ด [ 18 ]

ข้อดีเมื่อเทียบกับระบบเทคโนโลยีประสิทธิภาพแบนด์วิดธ์ที่สูงถึง 2133 MT / s มาตรฐาน
ดีขึ้นเล็กน้อยเกิดเป็นวัดในนาโนวินาที
ประสิทธิภาพสูงที่พลังงานต่ำ ( แบตเตอรี่ที่ยาวนานใน แล็ปท็อป )
-
ปรับปรุงคุณลักษณะการพัฒนาและการเจาะตลาด [ แก้ไข ]
พฤษภาคม 2005 , ออโรเดิ่น ประธานของคณะกรรมการที่รับผิดชอบซึ่งกันและกัน สร้างมาตรฐาน โดยกล่าวว่า โดยมีการพัฒนาภายใต้ " 3 ปี " [ 19 ] โดยได้เปิดตัวในปี 2007 แต่ไม่คาดว่าจะแซงยอดขายรวมจนถึงสิ้นปี 2552 หรืออาจจะก่อนปี 2010 ตามข้อมูล ของกุนซือ คาร์ลอส ไวซ์เซนแบร์ก ,การพูดในช่วงตอนต้นของม้วนของพวกเขาออกในเดือนสิงหาคม 2008 . [ 20 ] ( เหมือนเวลาในการเจาะตลาดได้ระบุไว้โดย บริษัท dramexchange ตลาดปัญญากว่าปีก่อนหน้านี้ ในเดือน เมษายน 2007 [ 21 ] และออโรเดิ่นในปี 2005 [ 19 ] ) แรงขับเคลื่อนหลักที่อยู่เบื้องหลังการใช้คอมพิวเตอร์มีเพิ่มขึ้น มาใหม่ Core i7 โปรเซสเซอร์จาก Intel และ Phenom II โปรเซสเซอร์จากเอเอ็มดี ,ซึ่งทั้งสองมีตัวควบคุมหน่วยความจำภายใน : หลังแนะนำ DDR3 อดีตต้อง . ไอดีซี ระบุว่า ยอดขายในเดือนมกราคม 2552 โดยจะบัญชีสำหรับ 29 เปอร์เซ็นต์ของผลรวมของหน่วยขายในปี 2009 เพิ่มขึ้นถึง 72% โดย 2011 . [ 22 ] [ แก้ไข ]


เป็นบทความหลัก : ddr4 SDRAM
ซึ่งกันและกัน วางแผนเป็นผู้สืบทอดของ ddr4 ที่มีมาตรฐานขณะนี้อยู่ในการพัฒนา[ 23 ] ประโยชน์หลักของ ddr4 เทียบกับ DDR3 รวมถึงช่วงความถี่ที่สูงขึ้นของนาฬิกาและอัตราการถ่ายโอนข้อมูล [ 24 ] และแรงดันลดลง . ผู้ผลิตบางรายได้แสดงให้เห็น ddr4 ชิปเพื่อการทดสอบ [ 25 ]