If you elect to use a hardware boar

If you elect to use a hardware board, you will observe that after reset
is asserted via its
push-button switch, each time the push-button switch for ONE_PULSE is pressed, the LED for TWO_PULSES will blink twice, verifying that CSM1 works as indicated in Waveform 9.7.

The 50 MHz shown in Figure 9.18 for the signal CLK is the frequency provided on an FPGA board such as a BASYS2 or NEXYS2 board. The frequency forSLOW_CLK is (50 106)/222 = 11.9209 Hz, or about 12 cycles per second. If this circuit is operated at a slower frequency
it may not function properly because the duration of the signal ONE_PULSE may not be
.. the period of SLOW_CLK. If the circuit is operated too fast, you will not be able to observe
blinking of the LED, which is provided by the signal TWO_PULSES.

ผลลัพธ์ (ไทย) 3:

ถ้าคุณเลือกที่จะใช้อุปกรณ์ บอร์ด คุณจะสังเกตว่า หลังจากรีเซ็ต

กดสวิตช์อ้างผ่านทางของมัน เวลาแต่ละ push-button สวิตช์สำหรับ one_pulse กดไฟ LED สำหรับ two_pulses จะกระพริบสองครั้ง การตรวจสอบว่า csm1 ทำงานตามที่ระบุไว้ในแบบอื่นๆ

50 MHz แสดงในรูปที่ 9ถ้าคุณเลือกที่จะใช้อุปกรณ์ บอร์ด คุณจะสังเกตว่า หลังจากรีเซ็ต

กดสวิตช์อ้างผ่านทางของมัน เวลาแต่ละ push-button สวิตช์สำหรับ one_pulse กดไฟ LED สำหรับ two_pulses จะกระพริบสองครั้ง การตรวจสอบว่า csm1 ทำงานตามที่ระบุไว้ในแบบอื่นๆ

50 MHz แสดงในรูปที่ 918 clk เป็นสัญญาณความถี่ไว้บน FPGA Board เช่น basys2 หรือ nexys2 บอร์ด ความถี่ forslow_clk ( 50 106 ) / 222 = 11.9209 Hz หรือประมาณ 12 ครั้งต่อวินาที ถ้าวงจรนี้ทำงานช้าลงความถี่
มันอาจไม่ทำงานอย่างถูกต้องเนื่องจากระยะเวลาของสัญญาณ one_pulse อาจ
. . . . . . . ระยะเวลาของ slow_clk . ถ้าเป็นวงจรที่ดำเนินการเร็วเกินไปคุณจะไม่สามารถที่จะสังเกต
การกระพริบของ LED ซึ่งให้บริการโดยสัญญาณ two_pulses .