The parallel-in, serial-out shift r

The parallel-in, serial-out shift register is used in the output process for serial data.
A word is loaded (all at once) into the shift register from the computer.
Then, bits are sent to the modem from the right end of the shift register one at a time.
Parallel-in, parallel-out shift register chips are limited to 4 or 5 bits because of the number of connections required.
The 7495 is very similar to the 74166 in control structure, except that it has a separate clock input for shifting and for loading.
In most computers, there are both left and right shift and rotate* instructions.
To implement these, we might use a right/left shift register (such as the 74194, a synchronous parallel-in, parallel-out 4-bit shift register).
For this, a three-way multiplexer is needed at each bit, since that bit can receive the bit to its left, the bit to its right, or the input bit.
A truth table describing the behavior of the shift register is shown in Table 8.1.
Bits are numbered 1 to 4 from left to right.

ผลลัพธ์ (ไทย) 2:

ขนานในอนุกรมออกทะเบียนกะจะใช้ในขั้นตอนการส่งออกของข้อมูลอนุกรม.
คำมีการโหลด (ทั้งหมดในครั้งเดียว) ลงทะเบียนเปลี่ยนจากคอมพิวเตอร์.
จากนั้นบิตจะถูกส่งไปยังโมเด็มจากปลายขวาของ การเปลี่ยนแปลงการลงทะเบียนในเวลาหนึ่ง.
ขนานอินเปลี่ยนแปลงขนานออกชิปลงทะเบียนจะถูก จำกัด ให้ 4 หรือ 5 บิตเพราะจำนวนของการเชื่อมต่อที่จำเป็น.
7495 เป็นอย่างมากคล้ายกับ 74,166 ในโครงสร้างการควบคุมยกเว้นว่าจะมี การป้อนข้อมูลนาฬิกาที่แยกต่างหากสำหรับการขยับและสำหรับการโหลด.
ในคอมพิวเตอร์ส่วนใหญ่มีทั้งการเปลี่ยนแปลงทางซ้ายและขวาและหมุนคำแนะนำ *.
จะใช้เหล่านี้เราอาจใช้ซ้าย / ขวากะทะเบียน (เช่น 74194 การซิงโครขนานอิน ขนานออก 4 บิตลงทะเบียนกะ).
สำหรับวันนี้เป็นมัลติเพล็สามทางเป็นสิ่งจำเป็นที่แต่ละบิตตั้งแต่บิตที่สามารถรับบิตซ้ายบิตไปทางขวาหรือบิตอินพุต.
ตารางความจริงอธิบาย พฤติกรรมของการลงทะเบียนการเปลี่ยนแปลงที่มีการแสดงในตารางที่ 8.1.
บิตที่มีเลข 1 ถึง 4 จากซ้ายไปขวา

ผลลัพธ์ (ไทย) 3:

ขนานในอนุกรมออกกะลงทะเบียนใช้ในกระบวนการผลิตแบบต่อเนื่อง
คำโหลด ( ครั้งเดียว ) เข้าไปเปลี่ยนทะเบียนจากคอมพิวเตอร์
จากนั้นบิตจะถูกส่งไปยังโมเด็มจากขวาสุดของ SHIFT ลงทะเบียนอย่างใดอย่างหนึ่งในเวลา
คู่ขนานคู่ขนานออกเปลี่ยนชิปลงทะเบียนจะถูก จำกัด ถึง 4 หรือ 5 บิต เพราะจำนวนของการเชื่อมต่อที่จำเป็น .
การ 7495 จะคล้ายกันมากกับ 74166 โครงสร้างควบคุม ยกเว้นว่ามันมีแยกใส่นาฬิกาสำหรับการขยับและการโหลด
ในคอมพิวเตอร์มากที่สุด มีทั้งซ้ายและขวา และหมุนกะ * แนะนำ
ใช้เหล่านี้ เราอาจจะใช้กะลงทะเบียนขวา / ซ้าย ( เช่น 74194 , แบบขนานในขนานออกไปลงทะเบียนกะ 4-bit ) .
สำหรับนี้เป็นแบบมัลติเพล็กเซอร์จำเป็นในแต่ละบิต ตั้งแต่บิตสามารถรับบิตของบิตของซ้ายขวา หรือใส่น้อย
ความจริงตารางอธิบายพฤติกรรมของ SHIFT ลงทะเบียนแสดงดังตารางที่ 1 .
บิตเลข 1 ถึง 4 จากซ้ายไปขวา