Area neutrality. Buffer organizatio

Area neutrality. Buffer organizations
achieve area neutrality through narrower
buffers and additional buffer rows. The
number of sense amplifiers decreases linearly
with buffer width, significantly reducing
area because fewer of these large
circuits are required. We take advantage
of these area savings by implementing multiple
rows with latches far smaller than the
removed sense amplifiers. Narrow widths
reduce PCM write energy but negatively
impact spatial locality, opportunities for
write coalescing, and application performance.
However, the additional buffer
rows can mitigate these penalties. We examine
these fundamental trade-offs by
constructing area models and identifying
designs that meet a DRAM-imposed area
budget before optimizing delay and
energy.2
Buffer design space. Figure 2 illustrates
the delay and energy characteristics of
the buffer design space for representative
benchmarks from memory-intensive
scientific-computing applications.18-20 The
triangles represent PCM and DRAM baselines
implementing a single 2,048-byte
buffer. Circles represent various buffer
organizations. Open circles indicate organizations
requiring less area than the DRAM
baseline when using 12F 2 cells. Closed
circles indicate additional designs that become
viable when considering smaller 9F2
cells. By default, the PCM baseline
(see the triangle labeled ‘‘PCM base’’ in
the figure) does not satisfy the area budget
because of larger current-based sense amplifiers
and explicit latches.

ผลลัพธ์ (ไทย) 1:

พื้นที่ความเป็นกลาง องค์กรบัฟเฟอร์บรรลุความเป็นกลางในพื้นที่ผ่านแคบลงบัฟเฟอร์และบัฟเฟอร์เพิ่มเติมแถว การลดจำนวนเครื่องขยายเสียงความรู้สึกเชิงเส้นมีความกว้างของบัฟเฟอร์ ลดพื้นที่เนื่องจากของเหล่านี้มีขนาดใหญ่น้อยลงจำเป็นต้องใช้วงจร เราใช้ประโยชน์จากของฝากพื้นที่เหล่านี้โดยการใช้หลายแถวที่ มีสลักเล็กไกลกว่านี้แอมพลิฟายเออร์รู้สึกลบ ความกว้างแคบลดพลังงานเขียน PCM แต่ในเชิงลบผลกระทบเชิงพื้นที่ท้องถิ่น โอกาสเขียน coalescing และประสิทธิภาพการทำงานของแอพลิเคชันอย่างไรก็ตาม บัฟเฟอร์เพิ่มเติมแถวสามารถบรรเทาโทษเหล่านี้ เราตรวจสอบพื้นฐาน-พลวงโดยสร้างแบบจำลองพื้นที่ และระบุการออกแบบที่ตรงตามพื้นที่ที่กำหนด DRAMงบประมาณก่อนปรับหน่วงเวลา และenergy.2พื้นที่ออกแบบบัฟเฟอร์ รูปที่ 2 แสดงให้เห็นถึงลักษณะของการหน่วงเวลาและพลังงานพื้นที่ออกแบบบัฟเฟอร์สำหรับตัวแทนมาตรฐานจากหน่วยความจำมากคำนวณทางวิทยาศาสตร์ applications.18-20รูปสามเหลี่ยมแสดงถึงเส้น PCM และ DRAMการใช้ 2048 ไบต์เดี่ยวบัฟเฟอร์ วงกลมแสดงต่าง ๆ บัฟเฟอร์องค์กร เปิดวงระบุองค์กรต้องการพื้นที่น้อยกว่า DRAMพื้นฐานเมื่อใช้ 12F เซลล์ 2 ปิดวงการบ่งชี้เพิ่มเติมการออกแบบที่เป็นทำงานได้เมื่อพิจารณา 9F2 เล็กมีเซลล์ โดยค่าเริ่มต้น พื้นฐาน PCM(ดูป้าย '' PCM ฐาน '' ในสามเหลี่ยมรูป) ตามที่ตั้งงบประมาณเนื่องจากขยายใหญ่ตามกระแสความรู้สึกและกลอนประตูชัดเจน

ผลลัพธ์ (ไทย) 2:

เป็นกลางพื้นที่ องค์กรบัฟเฟอร์
บรรลุความเป็นกลางพื้นที่แคบผ่าน
บัฟเฟอร์และแถวบัฟเฟอร์เพิ่มเติม
จำนวนของเครื่องขยายเสียงความรู้สึกลดลงเป็นเส้นตรง
ที่มีความกว้างบัฟเฟอร์ช่วยลด
พื้นที่เพราะน้อยขนาดใหญ่เหล่านี้
วงจรจะต้อง เราใช้ประโยชน์
ของการออมที่พื้นที่เหล่านี้โดยการดำเนินการหลาย
แถวที่มีสลักไกลขนาดเล็กกว่า
เอาออกเครื่องขยายเสียงความรู้สึก กว้างและแคบ
ลดพลังงานเขียน PCM แต่ในเชิงลบ
ส่งผลกระทบต่อท้องถิ่นเชิงพื้นที่โอกาสสำหรับการ
เขียน coalescing และประสิทธิภาพของโปรแกรม.
อย่างไรก็ตามบัฟเฟอร์เพิ่มเติม
แถวสามารถลดการลงโทษเหล่านี้ เราตรวจสอบ
พื้นฐานไม่ชอบการค้าเหล่านี้โดยการ
สร้างแบบจำลองพื้นที่และระบุ
การออกแบบที่ตอบสนองพื้นที่ DRAM กำหนด
งบประมาณก่อนที่จะเพิ่มประสิทธิภาพและความล่าช้า
energy.2
ออกแบบพื้นที่บัฟเฟอร์ รูปที่ 2 แสดงให้เห็นถึง
ความล่าช้าและพลังงานลักษณะของ
พื้นที่การออกแบบกันชนสำหรับตัวแทน
มาตรฐานจากหน่วยความจำมาก
ทางวิทยาศาสตร์คอมพิวเตอร์ applications.18-20
สามเหลี่ยมแทน PCM และ DRAM เส้นเขตแดน
ดำเนินการ 2,048 ไบต์เดียว
บัฟเฟอร์ แวดวงแทนบัฟเฟอร์ต่างๆ
องค์กร แวดวงเปิดบ่งชี้องค์กร
ที่ต้องใช้พื้นที่น้อยกว่า DRAM
พื้นฐานเมื่อใช้ 12F 2 เซลล์ ปิด
วงการบ่งบอกถึงการออกแบบเพิ่มเติมที่กลายเป็น
ที่ทำงานได้เมื่อพิจารณาจากขนาดเล็ก 9F2
เซลล์ โดยค่าเริ่มต้นพื้นฐานแบบ PCM
(ดูรูปสามเหลี่ยมที่มีข้อความ '' ฐาน PCM '' ใน
ภาพ) ไม่พอใจงบประมาณพื้นที่
เพราะมีขนาดใหญ่กว่าเครื่องขยายเสียงความรู้สึกปัจจุบัน-based
และสลักอย่างชัดเจน

ผลลัพธ์ (ไทย) 3:

กลางพื้นที่ องค์กรกันชนบรรลุความเป็นกลางผ่านพื้นที่แคบบัฟเฟอร์และแถวกันชนเพิ่มเติม ที่จำนวนลดลงเฉลี่ยความรู้สึกแอมปลิฟายเออร์พร้อมช่วยลดความกว้าง บัฟเฟอร์เพราะของเหล่านี้มีขนาดใหญ่พื้นที่น้อยลงวงจรจะต้อง เราใช้ประโยชน์ประหยัดพื้นที่โดยการใช้หลาย ๆแถวด้วยสลักไกลมีขนาดเล็กกว่าเอาความรู้สึกแอมปลิฟายเออร์ ความกว้างแคบลดพลังงาน แต่ PCM เขียนในเชิงลบผลกระทบเชิงพื้นที่ท้องถิ่น โอกาสเขียน coalescing และโปรแกรมการอย่างไรก็ตาม , buffer เพิ่มเติมแถวสามารถบรรเทาโทษเหล่านี้ เราตรวจสอบเหล่านี้ไม่ได้ผล โดยพื้นฐานการสร้างโมเดลพื้นที่และระบุการออกแบบที่ตอบสนอง DRAM ที่กำหนดพื้นที่ก่อนการเพิ่มประสิทธิภาพและงบประมาณล่าช้าพลังงาน 2 .การออกแบบพื้นที่กันชน รูปที่ 2 แสดงให้เห็นถึงความล่าช้าและพลังงาน ลักษณะของพื้นที่ออกแบบกันชนสำหรับตัวแทนวัดจากความเข้มข้นวิทยาศาสตร์คอมพิวเตอร์ applications.18-20 ที่เป็นตัวแทนของ PCM และ DRAM หมุดสามเหลี่ยมใช้เดียว 2048 ไบต์บัฟเฟอร์ วงกลมแสดงต่าง ๆ บัฟเฟอร์องค์กร เปิดวงการระบุองค์กรใช้พื้นที่น้อยกว่ารายใหญ่ของโลกพื้นฐานเมื่อใช้ 12F 2 เซลล์ ปิดการออกแบบที่เป็นวงกลม แสดงเพิ่มเติมเมื่อพิจารณา 9f2 ขนาดเล็กได้เซลล์ โดยค่าเริ่มต้น , PCM พื้นฐาน( เห็นสามเหลี่ยม "pcm ข้อความ " ฐาน " " ในรูป ) ไม่เป็นไปตามงบประมาณ พื้นที่เพราะในปัจจุบันมีขนาดใหญ่ตามความรู้สึกแอมปลิฟายเออร์และชัดเจนสลัก .