Niagara2’s Primary and L2 cache siz

Niagara2’s Primary and L2 cache sizes are relatively small
compared to some other processors. Even though this may cause
higher cache miss rates, the miss latency is well hidden by the
presence of other threads whose operands/data is available and
hence can make good use of the “compute” time slots, thus
minimizing wastage of “compute” resources. This factor explains
why the optimum design point moved towards having
higher thread counts and lower cache sizes. In effect, this can
be thought of as devoting more transistors on chip to the intelligent
“processing” function as opposed to the nonintelligent
“data-storing” function.

ผลลัพธ์ (ไทย) 1:

ของ Niagara2 ขนาดแคช L2 และหลักมีขนาดค่อนข้างเล็กเมื่อเทียบกับโปรเซสเซอร์อื่น ถึงแม้ว่านี้อาจทำให้แคชนางสาวราคาสูง ดีซ่อนแฝงนางสาวโดยสถานะของหัวข้ออื่นมีซึ่งที่ตัวถูกดำเนินการข้อมูล และจึง สามารถทำให้ใช้ช่องเวลา "คำนวณ" ดังนั้นลดการสูญเสียของทรัพยากร "คำนวณ" อธิบายปัจจัยนี้ย้ายทำไมจุดออกแบบที่เหมาะสมต่อการมีด้ายที่สูงและต่ำขนาดแคช ผล นี้สามารถคิดเป็น devoting transistors เพิ่มเติมบนชิพการชาญฉลาด"ประมวลผล" ฟังก์ชันจำกัดที่ nonintelligentฟังก์ชันที่ "เก็บข้อมูล"

ผลลัพธ์ (ไทย) 2:

Niagara2 ของประถมศึกษาและ L2
ขนาดแคชมีขนาดค่อนข้างเล็กเมื่อเทียบกับบางหน่วยประมวลผลอื่นๆ แม้ว่านี้อาจทำให้แคชสูงพลาดอัตราแฝงพลาดจะถูกซ่อนไว้อย่างดีโดยการปรากฏตัวของหัวข้ออื่นๆ ที่มีตัวถูกดำเนินการ / ข้อมูลที่มีอยู่และด้วยเหตุนี้สามารถทำให้การใช้งานที่ดีของ"คำนวณ" ช่วงเวลาจึงลดการสูญเสียของ"คำนวณ" ทรัพยากร . ปัจจัยนี้จะอธิบายว่าทำไมจุดการออกแบบที่ดีที่สุดย้ายไปมีนับด้ายสูงขึ้นและลดขนาดแคช ผลนี้สามารถจะคิดว่าเป็นพลีทรานซิสเตอร์เพิ่มเติมเกี่ยวกับชิปอัจฉริยะ"การประมวลผล" ฟังก์ชั่นเมื่อเทียบกับ nonintelligent "การจัดเก็บข้อมูล" ฟังก์ชั่น

ผลลัพธ์ (ไทย) 3:

niagara2 เป็นหลักและขนาดแคช L2 มีขนาดค่อนข้างเล็กเมื่อเทียบกับโปรเซสเซอร์
บางอื่น ๆ แม้ว่านี้อาจก่อให้เกิด
สูงกว่าแคชมิสอัตรา , นางสาวแฝงอยู่ด้วย โดยมีหัวข้ออื่น ๆที่มีเปอแรนด์
/ ข้อมูลที่สามารถใช้ได้และ
จึงสามารถใช้ประโยชน์จาก " คำนวณ " สล็อตเวลา จึงลดการสูญเสีย " คำนวณ
" ทรัพยากร ปัจจัยนี้อธิบาย
ทำไมจุดออกแบบย้ายไปสู่การมี
สูงกว่าด้ายนับ และขนาดแคชที่ลดลง ผลนี้สามารถ
นึกถึงทรานซิสเตอร์บนชิปเพื่ออุทิศเพิ่มเติมฉลาด
" ประมวลผล " ฟังก์ชันเป็นนอกคอก nonintelligent
" เก็บข้อมูล " ฟังก์ชัน