An adjustable duty-cycle control ci

An adjustable duty-cycle control circuit for clock generator systems and high-speed applications is proposed. The designed circuit is based on duty-cycle control circuit but area consumption is reduced by decreasing the control bits from five to four bits and using transistors with minimum size for charge pump circuit. In this new duty-cycle control circuit, the duty-cycle of output clock is adjustable with acceptable duty-cycle range for the input clock from 15% to 60%. If duty-cycle of input clock is 60%, so output duty-cycle will change from 55% to 86% by easily change of the charge and discharge currents of charge pump circuit. The operating frequency is 1 GHz. A 0.18-μm CMOS technology and 1.8-V supply voltage with 0.5×LSB error in duty-cycle are used to verify the operation of this circuit.

ผลลัพธ์ (ไทย) 1:

วงจรควบคุมการปรับภาษีวงจรนาฬิกาเครื่องกำเนิดไฟฟ้าระบบการใช้งานความเร็วสูงเป็นการนำเสนอ วงจรออกแบบขึ้นอยู่กับวงจรควบคุมรอบภาษี แต่พื้นที่ลง โดยลดบิตควบคุมจากห้าเป็นชิ้น ๆ สี่ transistors ขนาดต่ำสุดสำหรับวงจรปั๊มค่าธรรมเนียม ในนี้ใหม่ภาษีวงจรควบคุมวงจร รอบหน้าที่ของผลผลิตนาฬิกาสามารถปรับกับรอบภาษียอมรับได้สำหรับนาฬิกานำเข้าจาก 15% เป็น 60% ได้ ถ้าภาษีรอบของสัญญาณนาฬิกาเป็น 60% ภาษีวงจรเอาท์พุตจะเปลี่ยนจาก 55% 86% โดยได้เปลี่ยนแปลงค่าธรรมเนียม และกระแสของวงจรปั๊มค่าถ่าย ความถี่ในการปฏิบัติงานเป็น 1 GHz เทคโนโลยี CMOS 0.18 μm และแรงดันไฟฟ้า 1.8 V กับ 0ข้อผิดพลาด LSB × 5 รอบภาษีจะใช้การตรวจสอบการทำงานของวงจรนี้

ผลลัพธ์ (ไทย) 2:

หน้าที่วงจรวงจรควบคุมที่สามารถปรับระบบเครื่องกำเนิดไฟฟ้านาฬิกาและการใช้งานความเร็วสูงจะเสนอ วงจรการออกแบบจะขึ้นอยู่กับวงจรควบคุมหน้าที่วงจร แต่การบริโภคในพื้นที่จะลดลงโดยการลดบิตควบคุม 5-4 บิตและใช้ทรานซิสเตอร์ที่มีขนาดต่ำสุดสำหรับปั๊มค่าใช้จ่ายวงจร ในวงจรควบคุมหน้าที่วงจรใหม่หน้าที่วงจรของนาฬิกาเอาท์พุทสามารถปรับได้มีช่วงหน้าที่วงจรที่ยอมรับได้สำหรับนาฬิกาที่นำเข้าจาก 15% เป็น 60% ถ้าหน้าที่วงจรของนาฬิกาใส่คือ 60% ดังนั้นการส่งออกหน้าที่วงจรจะเปลี่ยนจาก 55% ถึง 86% ได้อย่างง่ายดายโดยการเปลี่ยนค่าใช้จ่ายและจำหน่ายกระแสของปั๊มค่าใช้จ่ายวงจร ความถี่ปฏิบัติการเป็น 1 GHz 0.18 ไมครอนเทคโนโลยี CMOS และแรงดัน 1.8 V 0.5 × LSB ข้อผิดพลาดในหน้าที่วงจรที่ใช้ในการตรวจสอบการทำงานของวงจรนี้

ผลลัพธ์ (ไทย) 3:

รอบหน้าที่ปรับวงจรควบคุมสำหรับนาฬิกาเครื่องกำเนิดไฟฟ้าระบบและการประยุกต์ใช้ความเร็วสูงเสนอ ออกแบบวงจรตามวัฏจักรหน้าที่วงจรควบคุม แต่การบริโภคจะลดลง โดยลดพื้นที่ควบคุมบิตจากห้าสี่บิต และใช้ทรานซิสเตอร์ขนาดวงจรชาร์จปั๊ม . ในนี้ใหม่รอบหน้าที่ควบคุมวงจรหน้าที่วงจรนาฬิกา Output สามารถปรับได้กับช่วงรอบหน้าที่รับสัญญาณนาฬิกาจาก 15% ถึง 60% ถ้าวัฏจักรหน้าที่ของนาฬิกานำเข้าคือ 60 % ดังนั้นรอบหน้าที่จะออกเปลี่ยนจากร้อยละ 55 ถึง 86% โดยง่ายการเปลี่ยนแปลงของค่าใช้จ่ายและการปล่อยกระแสวงจรชาร์จปั๊ม . ที่ความถี่ 1 GHz เป็น 0.18 - μ M CMOS เทคโนโลยีและ 1.8-v แรงดันด้วย 05 × LSB ข้อผิดพลาดในรอบหน้าที่จะถูกใช้เพื่อตรวจสอบการดำเนินงานของ วงจรนี้