Supression of bottom junctions> low

Supression of bottom junctions
> lower parasitic capacitance >> faster switching and/or lower power
full isolation
no latch-up
denser layout
lower interferences between the analog and digital parts of a SoC
lower losses in the passive components at high frequency
lower leakage current , enabling operation at higher temperature (250°C)
but : floating body effect in partially-depleted transistors
thin active area
lower sensitivity to radiations ( lower SEU sensitivity in memory cells )

ผลลัพธ์ (ไทย) 1:

Supression ล่าง junctions> ความต่ำเสียงฟู่เหมือนกาฝาก >> สลับเร็วกว่า/ ใช้พลังงานต่ำแยกเต็มรูปแบบค่าสลักไม่เค้า denserinterferences ล่างระหว่างส่วน SoC เป็นอนาล็อก และดิจิตอลขาดทุนลดลงในส่วนประกอบแฝงที่ความถี่สูงต่ำกว่ากระแสรั่วไหล การเปิดใช้งานอุณหภูมิสูง (250° C)แต่: ลอยลักษณะร่างกายพร่องบางส่วน transistorsบางพื้นที่ใช้งานความไวต่ำกว่าการ radiations (SEU ความไวที่ต่ำกว่าในเซลล์หน่วยความจำ)

ผลลัพธ์ (ไทย) 2:

supression ของทางแยกด้านล่าง
> ความจุที่ต่ำกว่าปรสิต >> สลับเร็วขึ้นและ / หรือพลังงานที่ต่ำกว่า
การแยกเต็ม
ไม่มีสลักขึ้น
รูปแบบทึบ
รบกวนต่ำระหว่างส่วนอนาล็อกและดิจิตอลของ SoC
ขาดทุนลดลงในองค์ประกอบเรื่อย ๆ ที่มีความถี่สูง
รั่วไหลของกระแสที่ต่ำกว่าการเปิดใช้งาน การดำเนินงานที่อุณหภูมิสูง (250 ° C)
แต่: ผลกระทบของร่างกายที่ลอยอยู่ในทรานซิสเตอร์บางส่วนหมด
พื้นที่ใช้งานบาง
ไวต่ำกว่ารังสี (ไว SEU ลดลงในเซลล์หน่วยความจำ)

ผลลัพธ์ (ไทย) 3:

> ปราบปรามของด้านล่าง junctions ลดความจุปรสิต > > เร็วสลับและ / หรือลดพลัง

ไม่เต็มแยกสลักขึ้น

ลดความหนาแน่นรูปแบบการแทรกแซงระหว่างอนาล็อกและดิจิตอล ส่วนของ ส
ลดความสูญเสียในส่วนประกอบแฝงที่ความถี่สูง
ลดการรั่วไหลในปัจจุบัน ส่งผลให้งานที่อุณหภูมิ 250 ° C )
แต่ :ลอยร่างกายบางส่วนบกพร่องต่อทรานซิสเตอร์

ลดพื้นที่การใช้งานบางไวต่อรังสี ( ต่ำกว่า และความไวในเซลล์หน่วยความจำ )