Fig. 3 illustrates a simplified pac

Fig. 3 illustrates a simplified package-level power bus model
for a single chip site. The power and ground distribution
networks on the thin film and ceramic mesh planes are represented
by their equivalent inductance model. The off-chip
decoupling capacitors, multilayer ceramic vias, C4 connections
[3] to the chip, and I/O pins to the board interface, are
also included in the model

ผลลัพธ์ (ไทย) 1:

รูป 3 แสดงแบบบัสง่ายแพคเกจระดับพลังงานไซต์เดียวกัน การกระจายอำนาจ และพื้นดินแสดงเครือข่ายบนฟิล์มและเครื่องบินเซรามิคตาข่ายโดยรูปแบบของการเหนี่ยวนำเท่ากับ ปิดชิdecoupling vias เซรามิกหลาย เชื่อมต่อ C4 ตัวเก็บประจุ[3] การชิ และ I/O พินอินเทอร์เฟซสำหรับคณะในรูปแบบ

ผลลัพธ์ (ไทย) 2:

มะเดื่อ. 3 แสดงให้เห็นถึงแพคเกจระดับรถโดยสารรุ่นอำนาจที่เรียบง่าย
สำหรับเว็บไซต์ชิปตัวเดียว อำนาจและการกระจายพื้น
เครือข่ายในภาพยนตร์และตาข่ายเซรามิกบางเครื่องบินจะแสดง
โดยรูปแบบการเหนี่ยวนำของพวกเขาเทียบเท่า ออกชิป
decoupling ตัวเก็บประจุเซรามิกหลาย VIAS เชื่อมต่อ C4
[3] เพื่อชิปและ I / O หมุดอินเตอร์เฟซที่คณะกรรมการจะ
รวมอยู่ในรูปแบบ

ผลลัพธ์ (ไทย) 3:

รูปที่ 3 แสดงให้เห็นถึงระดับพลังแบบแพคเกจแบบรถบัสสำหรับเว็บไซต์ชิปเดียว และการกระจายพลังงานพื้นดินเครือข่ายบนฟิล์มบางและเครื่องบินตาข่ายเซรามิคจะแสดงโดยเทียบเท่าหรือนางแบบ ออกชิพตัวเก็บประจุ decoupling , Multilayer เซรามิค Vias การเชื่อมต่อ C4[ 3 ] การชิป และ I / O พินบอร์ดอินเตอร์เฟซ ,นอกจากนี้ในรุ่น