An examination of the high frequenc

An examination of the high frequency loop,
shown in Fig 2, reveals parasitic inductances,
Ld(SW),Ls(SW),Ld(SR),Ls(SR), that play a crucial role in
determining the transition time. Thus, the goal of any layout
is to minimize these parasitic inductances so that they play a
minimal role in transition times. Two designs based on a one
switch and two synchronous rectifiers will be investigated.
Design 1 is a 2 layer, 62 mil board with 2-oz copper layers
and with the synchronous rectifiers placed as closely to each
other as possible. Design 2 is a 6-layer, 31 mil board with
2-oz outer copper layers and 1-oz inner layers.

ผลลัพธ์ (ไทย) 2:

การตรวจสอบของวงความถี่สูง
ที่แสดงในรูปที่ 2 แสดงให้เห็น inductances กาฝาก
Ld (SW), แอลเอส (SW) Ld (อาร์), แอลเอส (อาร์) ที่มีบทบาทสำคัญใน
การกำหนดเวลาการเปลี่ยนแปลง ดังนั้นเป้าหมายของรูปแบบใด ๆ
คือการลดความเหนี่ยวนําปรสิตเหล่านี้เพื่อให้พวกเขาเล่น
บทบาทที่น้อยที่สุดในช่วงเวลาการเปลี่ยนแปลง สองการออกแบบบนพื้นฐานของหนึ่งใน
สวิทช์และสอง rectifiers ซิงโครจะได้รับการตรวจสอบ.
1 การออกแบบเป็น 2 ชั้นคณะกรรมการ 62 ล้านบาทมี 2 ออนซ์ชั้นทองแดง
และมีการซิงโคร rectifiers วางเป็นอย่างใกล้ชิดกับแต่ละ
อื่น ๆ ที่เป็นไปได้ การออกแบบ 2 เป็น 6 ชั้นคณะกรรมการ 31 ล้านบาทกับ
2 ออนซ์ทองแดงชั้นนอกและชั้นด้าน 1 ออนซ์

ผลลัพธ์ (ไทย) 3:

การตรวจสอบของลูปความถี่สูง
แสดงในรูปที่ 2 แสดงตัวเหนี่ยวนำ parasitic
LD ( SW ) , LS ( SW ) , LD ( SR ) , LS ( SR ) ที่มีบทบาทสำคัญใน
กำหนดเวลาที่เปลี่ยนแปลง . ดังนั้น เป้าหมายของเค้าโครง
เพื่อลดตัวเหนี่ยวนำปรสิตเหล่านี้เพื่อให้พวกเขาเล่นบทบาทน้อยที่สุดในการเปลี่ยนแปลงครั้ง สองการออกแบบบนพื้นฐานของหนึ่งและสอง synchronous rectifiers
สลับจะถูกสอบสวน .
แบบที่ 1 เป็น 2 ชั้น 62 ล้านบาท ด้วย 2-oz ชั้นทองแดง
กับ rectifiers แบบวางเป็นอย่างใกล้ชิดกับแต่ละ
อื่นๆเท่าที่จะเป็นไปได้ แบบที่ 2 เป็น 6-layer 31 มิล board กับ
ชั้นทองแดง 2-oz 1-oz ชั้นนอกและชั้นใน