17.9.4 Phase Correct PWM ModeThe ph

17.9.4 Phase Correct PWM Mode
The phase correct Pulse Width Modulation or phase correct PWM mode (WGMn3:0 = 1, 2, 3,
10, or 11) provides a high resolution phase correct PWM waveform generation option. The
phase correct PWM mode is, like the phase and frequency correct PWM mode, based on a dualslope
operation. The counter counts repeatedly from BOTTOM (0x0000) to TOP and then from
TOP to BOTTOM. In non-inverting Compare Output mode, the Output Compare (OCnx) is
cleared on the compare match between TCNTn and OCRnx while upcounting, and set on the
compare match while downcounting. In inverting Output Compare mode, the operation is
inverted. The dual-slope operation has lower maximum operation frequency than single slope
operation. However, due to the symmetric feature of the dual-slope PWM modes, these modes
are preferred for motor control applications.
The PWM resolution for the phase correct PWM mode can be fixed to 8-bit, 9-bit, or 10-bit, or
defined by either ICRn or OCRnA. The minimum resolution allowed is 2-bit (ICRn or OCRnA set
to 0x0003), and the maximum resolution is 16-bit (ICRn or OCRnA set to MAX). The PWM resolution
in bits can be calculated by using the following equation:
In phase correct PWM mode the counter is incremented until the counter value matches either
one of the fixed values 0x00FF, 0x01FF, or 0x03FF (WGMn3:0 = 1, 2, or 3), the value in ICRn
(WGMn3:0 = 10), or the value in OCRnA (WGMn3:0 = 11). The counter has then reached the
TOP and changes the count direction. The TCNTn value will be equal to TOP for one timer clock
cycle. The timing diagram for the phase correct PWM mode is shown on Figure 17-8 on page
153. The figure shows phase correct PWM mode when OCRnA or ICRn is used to define TOP.
The TCNTn value is in the timing diagram shown as a histogram for illustrating the dual-slope
operation. The diagram includes non-inverted and inverted PWM outputs. The small horizontal
line marks on the TCNTn slopes represent compare matches between OCRnx and TCNTn. The
OCnx Interrupt Flag will be set when a compare match occurs.

ผลลัพธ์ (ไทย) 1:

17.9.4 โหมด PWM ถูกต้องขั้นตอนขั้นตอนถูกต้องเอ็มความกว้างพัลส์หรือระยะถูกต้อง PWM โหมด (WGMn3:0 = 1, 2, 310 หรือ 11) ให้ความละเอียดสูงระยะถูกต้อง PWM รูปคลื่นสร้างตัว ที่ขั้นตอนถูกต้อง PWM โหมดเป็น เช่นเฟสและความถี่ถูกต้อง PWM โหมด ตาม dualslopeการดำเนินการ ตัวนับนับซ้ำจากด้านล่าง (0x0000) ด้านบน และจากบนลงล่าง ในโหมดแสดงผลการเปรียบเทียบไม่ได้สีตรงกันข้าม ไม่ออกเปรียบเทียบ (OCnx)กาจับคู่เปรียบเทียบระหว่าง TCNTn และ OCRnx ในขณะที่ upcounting และตั้งค่าในการจับคู่เปรียบเทียบในขณะที่ downcounting สีตรงกันข้ามโหมดแสดงผลเปรียบเทียบ การดำเนินการเป็นกลับ การดำเนินงานสองชันมีการดำเนินงานสูงสุดความถี่ที่ต่ำกว่าความชันเดียวการดำเนินการ อย่างไรก็ตาม เนื่องจากลักษณะสมมาตรวิธีความชันคู่ PWM โหมดเหล่านี้เหมาะสำหรับการใช้งานควบคุมมอเตอร์ความละเอียด PWM ในระยะที่สามารถคงถูกต้องโหมด PWM เพื่อ 8 บิต บิต 9 หรือ 10 บิต หรือกำหนด โดย ICRn หรือ OCRnA ความละเอียดต่ำสุดที่อนุญาตคือ 2 บิต (ICRn หรือ OCRnA ชุดการ 0x0003), และความละเอียดสูงสุด 16 บิต (ICRn หรือ OCRnA ตั้งค่าสูงสุด) ความละเอียดของ PWMในบิตสามารถคำนวณได้โดยสมการต่อไปนี้:ในโหมด PWM ถูกต้องระยะ นับที่เพิ่มขึ้นจนกว่าจะตรงกับค่าของตัวนับค่าคงที่ 0x00FF, 0x01FF หรือ 0x03FF (WGMn3:0 = 1, 2 หรือ 3), ค่าใน ICRn(WGMn3:0 = 10), หรือค่าใน OCRnA (WGMn3:0 = 11) แล้วตัวนับด้านบน และเปลี่ยนทิศทางนับ ค่า TCNTn จะเท่ากับด้านบนสำหรับนาฬิกาจับเวลาหนึ่งวงจร ไดอะแกรมเวลาในโหมดขั้นตอนถูกต้อง PWM จะแสดงในรูปที่ 17-8 หน้า153.รูปแสดงระยะโหมด PWM ถูกต้องเมื่อมีใช้ OCRnA หรือ ICRn เพื่อกำหนดด้านบนค่า TCNTn เป็นไดอะแกรมเวลาแสดงเป็นฮิสโตแกรมสำหรับการแสดงแบบสอง-ทางการดำเนินการ ไดอะแกรมมี กลับไม่ใช่ และกลับแสดงผล PWM แนวนอนขนาดเล็กเครื่องหมายบรรทัดบนลาด TCNTn เป็นตัวแทนแข่งขันเปรียบเทียบระหว่าง OCRnx และ TCNTnOCnx ยุติสถานะจะถูกตั้งค่าเมื่อเกิดการจับคู่เปรียบเทียบ

ผลลัพธ์ (ไทย) 2:

17.9.4 ขั้นตอนที่ถูกต้อง PWM ในโหมด
ขั้นตอนที่ถูกต้องปรับความกว้างพัลส์หรือเฟสโหมด PWM ที่ถูกต้อง (WGMn3: 0 = 1, 2, 3,
10 หรือ 11) มีขั้นตอนความละเอียดสูงรูปแบบของคลื่น PWM ที่ถูกต้องตัวเลือกรุ่น
เฟสโหมด PWM ที่ถูกต้องคือเช่นเดียวกับขั้นตอนและความถี่โหมด PWM ที่ถูกต้องขึ้นอยู่กับ dualslope
การดำเนินงาน นับนับซ้ำจากด้านล่าง (0x0000) ไปด้านบนและจาก
บนลงล่าง ใน Non-Inverting เปรียบเทียบโหมดเอา, เปรียบเทียบขาออก (OCnx) จะ
ล้างเปรียบเทียบการแข่งขันระหว่าง TCNTn และ OCRnx ขณะ upcounting และตั้งอยู่บน
เปรียบเทียบการแข่งขันในขณะที่ downcounting ในโหมด inverting เปรียบเทียบเอาท์พุท, การดำเนินการจะ
คว่ำ การดำเนินการคู่ลาดมีการดำเนินการที่ต่ำกว่าความถี่สูงสุดกว่าลาดเดียว
ดำเนินการ แต่เนื่องจากคุณสมบัติสมมาตรของคู่ลาดโหมด PWM ในโหมดเหล่านี้
เป็นที่ต้องการสำหรับการใช้งานการควบคุมมอเตอร์.
ความละเอียด PWM สำหรับขั้นตอนโหมด PWM ที่ถูกต้องสามารถแก้ไขได้ถึง 8 บิต, 9 บิตหรือ 10 บิต หรือ
กำหนดโดยทั้ง ICRn หรือ OCRnA ความละเอียดต่ำสุดที่อนุญาตคือ 2 บิต (ICRn หรือ OCRnA ตั้ง
เพื่อ 0x0003) และความละเอียดสูงสุดคือ 16 บิต (ICRn หรือ OCRnA ตั้งค่าให้สูงสุด) ความละเอียด PWM
ในบิตสามารถคำนวณได้โดยใช้สมการต่อไปนี้:
ในขั้นตอนที่ถูกต้องโหมด PWM เคาน์เตอร์จะเพิ่มขึ้นจนถึงค่าตัวนับตรงกับอย่างใดอย่าง
หนึ่งในค่าคงที่ 0x00FF, 0x01FF หรือ 0x03FF (WGMn3: 0 = 1, 2 หรือ 3) ค่าใน ICRn
(WGMn3: 0 = 10) หรือค่าใน OCRnA (WGMn3: 0 = 11) นับได้ถึงแล้ว
TOP และการเปลี่ยนแปลงทิศทางการนับ ค่า TCNTn จะเท่ากับ TOP สำหรับนาฬิกาจับเวลาหนึ่ง
รอบ แผนภาพระยะเวลาสำหรับขั้นตอนโหมด PWM ที่ถูกต้องจะปรากฏบนรูป 17-8 ในหน้า
153 รูปที่แสดงให้เห็นถึงขั้นตอนโหมด PWM ที่ถูกต้องเมื่อ OCRnA หรือ ICRn ถูกนำมาใช้ในการกำหนด TOP.
มูลค่า TCNTn อยู่ในไดอะแกรมเวลาแสดงเป็นกราฟที่แสดงสำหรับคู่ลาด
ดำเนินงาน แผนภาพรวมถึงการที่ไม่คว่ำและคว่ำผล PWM แนวนอนขนาดเล็ก
รอยเส้นบนเนินเขาเป็นตัวแทน TCNTn เปรียบเทียบจับคู่กันระหว่าง OCRnx และ TCNTn
ธงประจำขัดจังหวะ OCnx จะถูกตั้งค่าเมื่อเปรียบเทียบการแข่งขันที่เกิดขึ้น

ผลลัพธ์ (ไทย) 3:

17.9.4 เฟสถูกต้องโหมด PWM
เฟสที่ถูกต้อง การปรับความกว้างของคลื่นโหมด PWM หรือขั้นตอนที่ถูกต้อง ( wgmn3:0 = 1 , 2 , 3
10 หรือ 11 ) มีความละเอียดสูงระยะที่ถูกต้องสามารถสร้างสัญญาณตัวเลือก
เฟสถูกต้องโหมด PWM เป็นเฟสและความถี่โหมด PWM ที่ถูกต้องตาม dualslope
การดําเนินงาน เคาน์เตอร์นับซ้ำ ๆจากด้านล่าง ( 0x0000 ) ด้านบนแล้วจาก
ด้านบนกับด้านล่าง17.9.4 เฟสถูกต้องโหมด PWM
เฟสที่ถูกต้อง การปรับความกว้างของคลื่นโหมด PWM หรือขั้นตอนที่ถูกต้อง ( wgmn3:0 = 1 , 2 , 3
10 หรือ 11 ) มีความละเอียดสูงระยะที่ถูกต้องสามารถสร้างสัญญาณตัวเลือก
เฟสถูกต้องโหมด PWM เป็นเฟสและความถี่โหมด PWM ที่ถูกต้องตาม dualslope
การดําเนินงาน เคาน์เตอร์นับซ้ำ ๆจากด้านล่าง ( 0x0000 ) ด้านบนแล้วจาก
ด้านบนกับด้านล่างไม่กลับหัวเปรียบเทียบโหมด output , output เปรียบเทียบ ( ocnx )
ล้างบนเปรียบเทียบราคาระหว่าง tcntn ocrnx และในขณะที่ upcounting และตั้งบน
เปรียบเทียบราคาในขณะที่ downcounting . ในกลับหัวออกเปรียบเทียบโหมดการทำงาน
กลับด้าน งานงานลาดคู่ได้ลดสูงสุดกว่าการลาด
ความถี่เดียว อย่างไรก็ตามเนื่องจากลักษณะสมมาตรของความลาดชัน PWM สองโหมด โหมดเหล่านี้
ที่ต้องการสำหรับการใช้งานควบคุมมอเตอร์ .
มติ PWM สำหรับระยะที่ถูกต้องในโหมด PWM สามารถแก้ไขเพื่อ 9-bit 10 บิต 8 บิต หรือ หรือ กำหนด โดยให้ icrn
หรือ ocrna . ความละเอียดขั้นต่ำที่อนุญาตคือ 2-bit ( icrn หรือ ocrna ชุด
เพื่อ 0x0003 ) และความละเอียดสูงสุด 16 บิต ( icrn หรือ ocrna ตั้งค่า Max ) เตอร์ความละเอียด
ในบิตสามารถคำนวณได้โดยใช้สมการต่อไปนี้ :
ในเฟสที่ถูกต้องโหมด PWM เคาน์เตอร์เป็นเคาน์เตอร์สั่งจนกว่าค่าตรงกันเหมือนกัน
0x00ff คงที่ค่าหนึ่ง 0x01ff , หรือ 0x03ff ( wgmn3:0 = 1 , 2 , หรือ 3 ) , ค่าใน icrn
( wgmn3:0 = 10 ) หรือค่า ใน ocrna ( wgmn3:0 = 11 ) นับได้ถึง
ด้านบนและเปลี่ยนนับทิศทางค่า tcntn จะเท่ากับอันดับหนึ่งจับเวลานาฬิกา
รอบ แผนภาพระยะเวลาสำหรับขั้นตอนที่ถูกต้องในโหมด PWM คือ แสดงในรูปที่ 17-8 บนหน้า
153 รูปแสดงขั้นตอนที่ถูกต้องเมื่อ ocrna icrn โหมด PWM หรือจะถูกใช้เพื่อกำหนดด้านบน
ค่า tcntn ใน Timing Diagram แสดงเป็นกราฟเพื่อแสดงคู่ลาด
การดําเนินงาน แผนภาพรวมและผลผลิตไม่คว่ำแบบ PWM .