Synchronous and Asynchronous Design

Synchronous and Asynchronous Design
There are two ways to build a logic circuit. One way is to have some flip-flow and registers clock in data on the rising edge of a system Clock, and other registers preset, reset, or clock as a result of new data generation. This asynchronous design. An example of this type of design is shown in. On the rising edge of the system clock, new data enters flip-flop A and cause the Q output to change, thereby clocking flip-flop B and setting flip-flop C.
The second way of building the same circuit that in this circuit all devices are clocked by the master System clock. N clocks are driven by anything other than system clocks, and present and clef inputs are not used.
There is no logical difference between these two circuits for they provide the same logic function; and if there were no such thing as propagation delay noise, both circuits would be equally desirable. This, however, is not the case
The first thing you can do to greatly improve the reliability of your system design is to write the words “no asynchronous logic permitted” in your design rules. The noise graphs help explain why synchronous design superior to asynchronous design. When the system clock's rising edge com along, many registers and flip-flops change states; these state changes cause data lines throughout the system to change. Due to propagation delays, data changes at slightly different times on data lines, creating system noise. The noise is radiated as radio-frequency energy through the power supply lines are is picked up by other system lines that act as antennas. In asynchronous case, noise is generated continuously as data ripples through the system are more flip-flops are clocked or preset (generating more noise)

ผลลัพธ์ (ไทย) 1:

แบบซิงโครนัสและแบบอะซิงโครนัสการออกแบบ
มีสองวิธีในการสร้างวงจรตรรกะ เที่ยว มีนาฬิกาบางขั้นตอนพลิกและลงทะเบียนข้อมูลในระบบนาฬิกาเพิ่มขึ้น และอื่น ๆ ลงทะเบียนล่วงหน้า ใหม่ หรือนาฬิกาจากรุ่นข้อมูลใหม่ ออกแบบนี้แบบอะซิงโครนัส ตัวอย่างของการออกแบบชนิดนี้จะแสดงใน ในนาฬิการะบบ เพิ่มขึ้น ข้อมูลใหม่ใส่ฟลิ flop A และ Q แสดงผลการเปลี่ยนแปลง สาเหตุจึงตอก flip-flop B และ C. flip ปัดตั้ง
วิธีที่สองของอาคารเหมือนวงจรที่ในวงจรนี้อุปกรณ์ทั้งหมดจะโอเวอร์คล็อก โดยนาฬิการะบบหลักการ นาฬิกา N ถูกขับเคลื่อน โดยใช่นาฬิการะบบ และไม่ได้ใช้ปัจจัยการผลิตปัจจุบันและ clef.
มีความแตกต่างไม่ตรรกะระหว่างวงจรทั้งสองเหล่านี้สำหรับพวกเขาให้ฟังก์ชันตรรกะเดียวกัน และถ้ามีสิ่งดังกล่าวเป็นการเผยแพร่การหน่วงเวลาเสียง วงจรทั้งสองจะต้องเท่ากัน นี้ อย่างไรก็ตาม ไม่ใช่
สิ่ง first ที่คุณสามารถทำการปรับปรุงความน่าเชื่อถือของการออกแบบระบบจะเขียนคำว่า "ตรรกะแบบอะซิงโครนัสไม่ได้รับอนุญาต" ในกฎการออกแบบของคุณ กราฟเสียงช่วยอธิบายเหตุผลแบบซิงโครนัสการออกแบบออกแบบ superior การแบบอะซิงโครนัส เมื่อไรซิ่งของนาฬิการะบบเอดจ์ com พร้อม ทะเบียนและฟลิ flops จำนวนมากเปลี่ยนอเมริกา เปลี่ยนแปลงสถานะเหล่านี้ทำให้บรรทัดข้อมูลทั่วทั้งระบบการเปลี่ยนแปลง เนื่องจากความล่าช้าในการเผยแพร่ ข้อมูลเปลี่ยนแปลงเวลาเล็กน้อยแตกต่างกันในบรรทัดข้อมูล การสร้างระบบเสียง เสียงเป็น radiated เป็นพลังงานคลื่นความถี่วิทยุผ่านไฟบรรทัดได้รับบรรทัดอื่น ๆ ระบบที่ทำหน้าที่เป็นเสาอากาศ ในกรณีแบบอะซิงโครนัส เสียงจะถูกสร้างขึ้นอย่างต่อเนื่องเป็น ripples ข้อมูลผ่านระบบ flops flip เพิ่มเติมมีการตอกบัตร หรือล่วงหน้า (การสร้างเสียงเพิ่มเติม)

ผลลัพธ์ (ไทย) 2:

Synchronous Asynchronous และการออกแบบ
มีสองวิธีที่จะสร้างวงจรตรรกะเป็น วิธีหนึ่งคือการมีบางพลิกไหลและนาฬิกาลงทะเบียนในข้อมูลบนขอบที่เพิ่มขึ้นของนาฬิการะบบและการลงทะเบียนอื่น ๆ ที่ตั้งไว้รีเซ็ตหรือนาฬิกาเป็นผลมาจากการสร้างข้อมูลใหม่ การออกแบบที่ไม่ตรงกัน ตัวอย่างของประเภทของการออกแบบนี้ก็แสดงให้เห็นค่ะในขอบที่เพิ่มขึ้นของเวลาของระบบข้อมูลใหม่เข้ามาพลิกความล้มเหลวและทำให้เกิดการส่งออกคิวที่จะเปลี่ยนจึง clocking พลิกความล้มเหลวและการตั้งค่า B พลิกความล้มเหลว C.
ที่สอง วิธีการของการสร้างวงจรเดียวกับที่ในวงจรนี้อุปกรณ์ทั้งหมดได้รับการโอเวอร์คล็อกโดยนาฬิการะบบหลัก ไม่มีนาฬิกาที่ขับเคลื่อนด้วยอะไรอื่นนอกจากนาฬิกาของระบบและปัจจัยการผลิตในปัจจุบันและโน๊ตไม่ได้ใช้
ไม่มีความแตกต่างตรรกะระหว่างทั้งสองวงจรการทำงานของพวกเขาให้เหตุผลเดียวกันคือ และหากมีสิ่งไม่เช่นเสียงความล่าช้าการขยายพันธุ์วงจรทั้งสองจะเป็นที่น่าพอใจอย่างเท่าเทียมกัน นี้ แต่ไม่เป็นเช่นนั้น
สิ่งแรกที่คุณสามารถทำได้เพื่อช่วยปรับปรุงความน่าเชื่อถือของการออกแบบระบบของคุณคือการเขียนคำว่า "ไม่มีเหตุผลที่ไม่ตรงกันได้รับอนุญาต" ในกฎการออกแบบของคุณ กราฟเสียงรบกวนช่วยอธิบายว่าทำไมจังหวะออกแบบที่เหนือกว่าในการออกแบบไม่ตรงกัน เมื่อ com ขอบนาฬิกาของระบบที่เพิ่มขึ้นตามการลงทะเบียนจำนวนมากและรองเท้าแตะเปลี่ยนสถานะ; การเปลี่ยนแปลงเหล่านี้ทำให้เกิดรัฐสายข้อมูลทั่วทั้งระบบที่จะเปลี่ยน เนื่องจากความล่าช้าในการขยายพันธุ์การเปลี่ยนแปลงข้อมูลในช่วงเวลาที่แตกต่างกันเล็กน้อยในสายข้อมูลการสร้างระบบเสียง เสียงที่เปล่งออกมาเป็นพลังงานคลื่นความถี่วิทยุผ่านสายไฟจะถูกหยิบขึ้นมาโดยสายระบบอื่น ๆ ที่ทำหน้าที่เป็นเสาอากาศ ในกรณีที่ไม่ตรงกันเสียงที่ถูกสร้างขึ้นอย่างต่อเนื่องเป็นระลอกข้อมูลผ่านระบบที่มีมากขึ้น flip-flop จะโอเวอร์คล็อกหรือที่ตั้งไว้ (สร้างเสียงดังขึ้น)

ผลลัพธ์ (ไทย) 3:

ซิงโครนัสและการออกแบบ
มีสองวิธีในการสร้างตรรกะวงจร วิธีหนึ่งคือให้มีการลงทะเบียนและพลิกนาฬิกาข้อมูลบนขอบที่เพิ่มขึ้นของระบบนาฬิกา และทะเบียนอื่น ๆการตั้งค่าที่ตั้งไว้ล่วงหน้าหรือนาฬิกาที่เป็นผลจากการสร้างข้อมูลใหม่ การออกแบบแบบนี้ ตัวอย่างของประเภทของการออกแบบนี้จะแสดงใน บนขอบที่เพิ่มขึ้นของนาฬิการะบบข้อมูลใหม่เข้ามาพลิก - fl OP และทำให้คิวออกเปลี่ยนไป จึงเข้าfl IP - fl OP B และการตั้งค่า IP fl flop C .
วิธีที่สองของการสร้างวงจรเดียวกันในวงจรนี้อุปกรณ์ทั้งหมดจะถูกปกคลุมด้วยต้นแบบระบบนาฬิกา N นาฬิกาขับเคลื่อนด้วยอะไร นอกจากระบบนาฬิกาและปัจจุบันและกุญแจเสียงไม่ใช้
.ไม่มีตรรกะที่แตกต่างระหว่างทั้งสองวงจรเพื่อให้ฟังก์ชันตรรกะเดียวกัน และถ้าไม่มีสิ่งดังกล่าวเป็นเสียงล่าช้าการขยายพันธุ์ ทั้งวงจร คงจะถูกใจกัน นี้ , อย่างไรก็ตาม , ไม่ได้เป็นกรณี
จึงตัดสินใจเดินทางไปที่คุณสามารถทำเพื่อปรับปรุงความน่าเชื่อถือของระบบของคุณคือการเขียนคำ " ไม่มีแบบตรรกะอนุญาต " ในกฎของการออกแบบของคุณรบกวนช่วยอธิบายว่าทำไมการออกแบบกราฟแบบ superior ออกแบบไม่ตรงกัน เมื่อระบบนาฬิกาขอบที่เพิ่มขึ้นด้วยตามการลงทะเบียนหลายและพลิก - fl Ops เปลี่ยนแปลงสถานะ การเปลี่ยนแปลงสภาพเหล่านี้ก่อให้เกิดเส้นข้อมูลทั่วระบบเปลี่ยน เนื่องจากการล่าช้า , การเปลี่ยนแปลงข้อมูลที่แตกต่างกันเล็กน้อยเมื่อเส้นข้อมูล การสร้างเสียงของระบบเสียงจะแผ่เป็นพลังงานผ่านคลื่นความถี่วิทยุ ประปา ไฟฟ้า สายจะถูกเก็บไปโดยสายระบบอื่น ๆที่ทำหน้าที่เป็นเสาอากาศ ใน กรณีไม่ตรงกัน เสียงถูกสร้างขึ้นอย่างต่อเนื่องเป็นระลอก ข้อมูลผ่านระบบ IP - flเพิ่มเติมfl Ops จะฟาดหัว หรือที่ตั้งไว้ล่วงหน้า ( สร้างเสียงมากกว่า )