small, low-power, low-resolution DP

small, low-power, low-resolution DPWM core. A two-mode digital controller is presented, in which the compensator parameters are changed upon buck/boost mode transitions in order to improve closed-loop dynamic performance. Results are verified on an experimental test bed that consists of a prototype 0.5 μm CMOS chip that integrates power MOSFETs, drivers and dead-time control logic, and the digital controller implemented on an FPGA. The worst case output voltage ripple over buck, boost and mode transition region is within 35 mV and the output voltage transients meet the WCDMA RFPA settling time requirements.

ผลลัพธ์ (ไทย) 1:

ขนาดเล็กที่ใช้พลังงานต่ำ, ความละเอียดต่ำแกน dpwm ควบคุมดิจิตอลสองโหมดจะนำเสนอที่พารามิเตอร์ชดเชยที่มีการเปลี่ยนแปลงตามความเจ้าชู้ / เพิ่มการเปลี่ยนโหมดในการที่จะปรับปรุงประสิทธิภาพการทำงานแบบไดนามิกวงปิด ผลการตรวจสอบในการทดสอบการทดลองที่ประกอบด้วยต้นแบบ 0.5 ไมโครเมตรชิป CMOS ที่ทำงานร่วม MOSFETs พลังขับและตรรกะการควบคุมตายเวลาและตัวควบคุมแบบดิจิตอลใช้ใน FPGA ระลอกคลื่นแรงดันกรณีที่เลวร้ายที่สุดในช่วงการส่งออกเพิ่มเจ้าชู้และโหมดการเปลี่ยนแปลงในภูมิภาคท​​ี่อยู่ภายใน 35 ฟังเพลงและชั่วคราวแรงดันออกไปตาม rfpa WCDMA ปักหลักต้องการเวลา

ผลลัพธ์ (ไทย) 2:

ขนาดเล็ก ใช้ พลังงานต่ำ สนับสนุนหลักการ DPWM นำตัวควบคุมดิจิทัลสองโหมดเสนอ ซึ่งพารามิเตอร์ compensator มีการเปลี่ยนแปลงเมื่อเปลี่ยนโหมดบัค/เพิ่มเพื่อปรับปรุงประสิทธิภาพการทำงานแบบลูปปิด มีการตรวจสอบผลลัพธ์บนเตียงการทดสอบทดลองที่ประกอบด้วยชิป CMOS 0.5 μm ต้นแบบที่รวม MOSFETs ไฟฟ้า ไดรเวอร์ และ ตรรกะควบคุมเวลาตาย และตัวควบคุมดิจิตอลที่นำมาใช้บน FPGA การ ระลอกคลื่นแรงดันไฟฟ้าผลลัพธ์กรณีเลวร้ายที่สุดผ่านบัค เพิ่ม และโหมดการเปลี่ยนภูมิภาคอยู่ 35 mV และอินพุตวงจรแรงดันไฟฟ้าผลลัพธ์ตรงกับ RFPA ตัว WCDMA จ่ายข้อกำหนดเวลา

ผลลัพธ์ (ไทย) 3:

dpwm ความละเอียดต่ำใช้พลังงานต่ำขนาดเล็ก Core คอนโทรลเลอร์แบบดิจิตอลสองโหมดที่ได้รับการนำเสนอที่พารามิเตอร์เครื่องแก้ที่มีการเปลี่ยนแปลงเมื่อโหมดการเปลี่ยนแปลงตัวผู้/เพิ่มในการปรับปรุง ประสิทธิภาพ การทำงานแบบไดนามิกปิด - แบบต่อพ่วง ได้รับการรับรองผลการทดสอบการทดลองอยู่บนเตียงที่ประกอบด้วยของชิป CMOS 0.5 μ m ต้นแบบที่เป็นพลังงานรวมวงจรควบคุมไม่มีเวลาและไดรเวอร์คอนโทรลเลอร์และดิจิตอลที่นำมาใช้ในการสร้าง FPGA และ PLD ที่ กระเพื่อมแรงดันเอาต์พุตกรณีที่เลวร้ายที่สุดที่อยู่บนเขตพื้นที่การเปลี่ยนแปลงเพิ่มและโหมดตัวรถอยู่ ภายใน 35 MV และ transients แรงดันเอาต์พุตที่พบกับ WCDMA rfpa ปักหลักเวลาความต้องการ