Level 1 cache is implemented using

Level 1 cache is implemented using Static RAM (SRAM) and until recently was traditionally 16KB in size. SRAM uses two transistors per bit and can hold data without external assistance, for as long as power is supplied to the circuit. The second transistor controls the output of the first: a circuit known as a flip-flop – so-called because it has two stable states which it can flip between. This is contrasted to dynamic RAM (DRAM), which must be refreshed many times per second in order to hold its data contents.

ผลลัพธ์ (ไทย) 1:

แคชระดับ 1 คือดำเนินการโดยใช้ Static RAM (SRAM) และจนกระทั่งล่าสุดถูกแบบดั้งเดิมขนาด 16KB SRAM ใช้ transistors สองต่อบิต และสามารถเก็บข้อมูลได้โดยไม่ต้องขอความช่วยเหลือภายนอก สำหรับ ตามไฟให้วงจร ทรานซิสเตอร์สองควบคุมการแสดงผลครั้งแรก: เป็นวงจรที่เรียกว่าเครื่องเรียกว่ามีสองสถานะมั่นคงซึ่งมันสามารถพลิกระหว่าง นี้จะต่างกับแบบไดนามิก RAM (DRAM), ซึ่งต้องรีเฟรชหลายครั้งต่อวินาทีเพื่อเก็บเนื้อหาของฟิลด์ข้อมูล

ผลลัพธ์ (ไทย) 2:

ระดับ 1 แคชจะดำเนินการใช้ RAM คงที่ (SRAM) และจนกระทั่งเมื่อเร็ว ๆ นี้เป็นประเพณีที่ 16KB ในขนาด SRAM ใช้สองทรานซิสเตอร์ต่อบิตและสามารถเก็บข้อมูลได้โดยไม่ต้องขอความช่วยเหลือจากภายนอกได้นานเท่าที่อำนาจจะถูกส่งไปยังวงจร ทรานซิสเตอร์ที่สองควบคุมการส่งออกของแรก: วงจรที่เรียกว่าพลิกความล้มเหลว - เรียกว่าเพราะมันมีสองรัฐที่มั่นคงที่จะสามารถพลิกระหว่าง นี้จะแตกต่างไป RAM DRAM (dynamic) ซึ่งจะต้องได้รับการฟื้นฟูหลายครั้งต่อวินาทีเพื่อที่จะได้เนื้อหาข้อมูล

ผลลัพธ์ (ไทย) 3:

การใช้แคชระดับ 1 Static RAM ( SRAM ) และจนกระทั่งเมื่อเร็ว ๆ นี้เป็นประเพณี 16kb ในขนาด SRAM ใช้สองทรานซิสเตอร์ต่อบิตและสามารถเก็บข้อมูลได้โดยไม่ต้องขอความช่วยเหลือจากภายนอก ตราบใดที่อำนาจคือจ่ายให้กับวงจร ทรานซิสเตอร์สองการควบคุมของแรก : วงจรที่เรียกว่าฟลิปฟล็อป ( ที่เรียกว่าเพราะมันมี 2 เสถียรภาพรัฐซึ่งมันสามารถพลิกระหว่างนี้จะเปรียบเทียบกับ Dynamic RAM ( DRAM ) , ซึ่งจะต้องฟื้นฟูหลายๆ ครั้งต่อวินาที เพื่อที่จะเอาข้อมูลของ