half-bank level parallelism is deve

half-bank level parallelism is developed to take advantage
of the relaxed power constraint to further improve the memory
performance. Depending on the row buffer management
policy, the experimental results show that Half-DRAM can
achieve 10.7% and 16.9% performance improvement with
8.4% power saving, with negligible hardware overhead. With
the integration of Half-DRAM, Wide I/O can obtain 38.1%
performance gain that is promising for its improvement. As
a result, we believe that Half-DRAM can be a promising
enhancement to the conventional DRAM for future powerefficient
computing.

Acknowledgement
We would like to thank reviewers’ valuable comments on the
paper. This work is supported in part by National Science
Foundation (1213052, 1218867), Department of Energy under
Award (DE-SC0005026), National Natural Science Foundation
of China (61103028, 61202072), National High-tech
R&D Program of China (2013AA013201), and AMD Grant.

ผลลัพธ์ (ไทย) 1:

คือพัฒนาธนาคารครึ่ง parallelism ระดับการใช้ประโยชน์จากข้อจำกัดอำนาจผ่อนคลายเพื่อเพิ่มหน่วยความจำเพิ่มเติมประสิทธิภาพของ ขึ้นอยู่กับการจัดการบัฟเฟอร์แถวนโยบาย การที่ครึ่ง DRAM สามารถแสดงผลการทดลองบรรลุ 10.7% และ 16.9% การปรับปรุงประสิทธิภาพการทำงานด้วยประหยัด กับค่าใช้จ่ายในฮาร์ดแวร์ระยะพลังงาน 8.4% ด้วยรวมครึ่ง DRAM, I/O หลากหลายสามารถรับ 38.1%กำไรประสิทธิภาพการทำงานที่มีแนวโน้มในการปรับปรุง เป็นผล เราเชื่อว่า ครึ่ง DRAM สามารถมีแนวโน้มเพิ่มประสิทธิภาพของ DRAM ปกติสำหรับ powerefficient ในอนาคตใช้งานยอมรับเราอยากจะขอบคุณผู้ตรวจทานข้อคิดเห็นมีคุณค่าในการกระดาษ งานนี้ได้รับการสนับสนุนบางส่วน โดยวิทยาศาสตร์แห่งชาติมูลนิธิ (1213052, 1218867) กรมพลังงานภายใต้รางวัล (DE-SC0005026), มูลนิธิแห่งชาติวิทยาศาสตร์ทางธรรมชาติของจีน (61103028, 61202072), สูงชาติR & D โปรแกรมจีน (2013AA013201), และเงินช่วยเหลือของ AMD

ผลลัพธ์ (ไทย) 2:

ขนานระดับครึ่งธนาคารได้รับการพัฒนาเพื่อใช้ประโยชน์
ในการ จำกัด อำนาจผ่อนคลายเพื่อเพิ่มหน่วยความจำ
ประสิทธิภาพ ทั้งนี้ขึ้นอยู่กับการจัดการบัฟเฟอร์แถว
นโยบายผลการทดลองแสดงให้เห็นว่าครึ่ง DRAM สามารถ
บรรลุ 10.7% และ 16.9% ปรับปรุงประสิทธิภาพการทำงานกับ
8.4% การประหยัดพลังงานที่มีค่าใช้จ่ายฮาร์ดแวร์เล็กน้อย ด้วยการ
รวมตัวกันของ Half-DRAM กว้าง I / O จะได้รับ 38.1%
ได้รับประสิทธิภาพที่มีแนวโน้มในการปรับปรุงของ เป็น
ผลให้เราเชื่อว่าครึ่ง DRAM จะมีแนวโน้ม
ที่จะเพิ่มประสิทธิภาพ DRAM ธรรมดาสำหรับ powerefficient อนาคต
คอมพิวเตอร์รับทราบเราอยากจะขอขอบคุณความคิดเห็นที่มีคุณค่าคิดเห็นที่บนกระดาษ งานนี้ได้รับการสนับสนุนในส่วนของวิทยาศาสตร์แห่งชาติมูลนิธิ (1213052, 1218867), กระทรวงพลังงานภายใต้รางวัล (DE-SC0005026), มูลนิธิวิทยาศาสตร์แห่งชาติธรรมชาติแห่งประเทศจีน (61103028, 61202072) แห่งชาติไฮเทคR & D โปรแกรมจีน (2013AA013201) และเอเอ็มดีให้

ผลลัพธ์ (ไทย) 3:

ขนานครึ่งระดับธนาคารพัฒนาเพื่อใช้ประโยชน์จากพลังของผ่อนคลาย
ข้อจำกัดเพื่อปรับปรุงประสิทธิภาพความจำ

ขึ้นอยู่กับการจัดการแถวกันชน
นโยบาย ผลการทดลองแสดงให้เห็นว่า การจะบรรลุครึ่ง
10.7% และ 16.9 % การปรับปรุงประสิทธิภาพการทำงานด้วย
8.4 % ประหยัดพลังงานกับค่าใช้จ่ายฮาร์ดแวร์เล็กน้อย
รวมกับครึ่งหนึ่งของ DRAM , I / O สามารถรับกว้าง 38.1 %
สามารถเพิ่มสมรรถนะที่เป็นสัญญาเพื่อการพัฒนา โดย
ผล เราเชื่อว่าครึ่ง DRAM สามารถมีแนวโน้มที่จะเพิ่ม DRAM ปกติ

สำหรับคอมพิวเตอร์ powerefficient ในอนาคต

ขอบคุณ
เราขอขอบคุณผู้แสดงความคิดเห็น ' มีคุณค่าความคิดเห็นที่
กระดาษ งานนี้ได้รับการสนับสนุนบางส่วนจากมูลนิธิวิทยาศาสตร์แห่งชาติ ( 1213052 1218867
,
) , กรมพลังงานภายใต้รางวัล ( de-sc0005026 ) มูลนิธิวิทยาศาสตร์แห่งชาติจีน ( 61103028 ธรรมชาติ
, , 61202072 ) เทคโนโลยีระดับสูงแห่งชาติ
r & D โปรแกรมจีน ( 2013aa013201 ) และเอเอ็มดี แกรนท์