in the decoding of later layers in

in the decoding of later layers in the first iteration.
Hence, for these layers, the a posteriori messages computed
from the previous layer are the v-to-c messages of the
current layer. Starting from the second decoding iteration, the
c-to-v messages of the same layer from the previous iteration
need to be subtracted from the a posteriori messages to generate
the v-to-c messages according to (3). Storing the c-to-v messages
of each layer requires a RAM A, which is significantly
larger than a RAM E when is not small. A RAM A also occupies
substantially more area than path constructors. Accordingly,
we propose to store the sorted v-to-c messages instead
of c-to-v messages. When c-to-v messages are needed in the
decoding of the same layer in the next decoding iteration, they
are recovered from the sorting results using Path Constructor-II,
which also has copies of the architecture in Fig. 4.
RAM E blocks are required to store the results and intermediate
data of the sorting. The allocation of these RAM E blocks will
be detailed in Section IV-B. The two multiplexors in the bottom
right corner of Fig. 5 are used to pass proper sorted messages to
the two sets of path constructors.

ผลลัพธ์ (ไทย) 1:

ในการจะถอดชั้นในภายหลังในการเกิดซ้ำครั้งแรกดังนั้น สำหรับชั้นเหล่านี้ เป็น posteriori ข้อคำนวณจากชั้นที่ก่อนหน้านี้มีข้อความ v c ของการชั้นปัจจุบัน เริ่มต้นจากการที่สองถอดรหัสการเกิดซ้ำ การข้อความ c v ของชั้นเดียวจากการเกิดซ้ำที่ก่อนหน้านี้ต้องถูกหักออกจากตัว posteriori จะสร้างข้อความ v c ตาม (3) จัดเก็บข้อความ c vของแต่ละชั้นต้อง A RAM ซึ่งเป็นอย่างมากRAM E มากกว่าเมื่อมีขนาดเล็ก นอกจากนี้ยังใช้ RAM Aตั้งเพิ่มเติมมากกว่าตัวสร้างเส้นทาง ดังนั้นเราเสนอเพื่อเก็บข้อความ v c เรียงแทนข้อความ c v เมื่อข้อความ c v มีความจำเป็นในการถอดรหัสของชั้นเดียวกันในการถอดรหัสเกิดซ้ำครั้งถัด พวกเขากู้คืนจากผลการเรียงลำดับโดยใช้ตัวสร้างเส้นทาง-IIซึ่งยังมีสำเนาของสถาปัตยกรรมใน Fig. 4บล็อก RAM E จะต้องเก็บผลลัพธ์ และระดับกลางข้อมูลของการเรียงลำดับ การปันส่วนของ RAM E บล็อกเหล่านี้จะมีรายละเอียดในส่วน IV-บี Multiplexors สองด้านล่างมุมขวาของ Fig. 5 ใช้ในการผ่านข้อเรียงลำดับเหมาะสมชุดที่สองของตัวสร้างเส้นทาง

ผลลัพธ์ (ไทย) 2:

ในการถอดรหัสของชั้นต่อไปในการทำซ้ำเป็นครั้งแรก.
ดังนั้นสำหรับชั้นเหล่านี้ข้อความ posteriori คำนวณ
จากชั้นก่อนหน้านี้มีโวลต์ต่อคข้อความของ
ชั้นปัจจุบัน เริ่มต้นจากการถอดรหัสซ้ำสอง
ข้อความคต่อโวลต์ของชั้นเดียวกันจากการย้ำก่อนหน้านี้
จะต้องมีการหักออกจากข้อความ posteriori เพื่อสร้าง
โวลต์ต่อคข้อความตาม (3) จัดเก็บข้อความคต่อโวลต์
ของแต่ละชั้นต้องใช้ RAM ที่มีนัยสำคัญที่
มีขนาดใหญ่กว่า RAM E เมื่อไม่เล็ก RAM ยังครอง
พื้นที่มากขึ้นกว่าการก่อสร้างเส้นทาง ดังนั้น
เรานำเสนอในการจัดเก็บเรียงโวลต์ต่อข้อความแทนค
คเพื่อโวข้อความ เมื่อข้อความคต่อโวลต์ที่มีความจำเป็นใน
การถอดรหัสของชั้นเดียวกันในการถอดรหัสซ้ำต่อไปพวกเขา
จะหายจากผลการเรียงลำดับโดยใช้เส้นทางสร้าง-II,
ซึ่งยังมีสำเนาของสถาปัตยกรรมในรูป 4.
บล็อก RAM E จะต้องเก็บผลและระดับกลาง
ของการเรียงลำดับข้อมูล จัดสรรของบล็อก RAM E เหล่านี้จะ
ได้รับรายละเอียดในมาตรา IV-B สอง multiplexors ในด้านล่าง
มุมขวาของรูป 5 จะใช้ในการส่งข้อความที่เหมาะสมในการจัดเรียง
สองชุดของการก่อสร้างเส้นทาง

ผลลัพธ์ (ไทย) 3:

ในการถอดรหัสของชั้นต่อไปในรูปแรก
ดังนั้น สำหรับชั้นนี้ จากผลไปสู่เหตุข้อความคำนวณ
จากชั้นก่อนหน้านี้มีข้อความ v-to-c ของ
ชั้นปัจจุบัน เริ่มจากวินาทีถอดรหัสซ้ำ ,
c-to-v ข้อความของเลเยอร์เดียวกันจาก
ซ้ำก่อนหน้านี้ต้องถูกหักออกจากจากผลไปสู่เหตุข้อความสร้าง
v-to-c ข้อความตาม ( 3 )เก็บข้อความ c-to-v
ของแต่ละชั้น ต้องใช้แรม ซึ่งมีขนาดใหญ่กว่าตัว E
เมื่อไม่เล็ก เป็นแรมยังครองพื้นที่มากกว่า
เส้นทางก่อสร้าง . ดังนั้นเราขอเก็บเรียง

v-to-c ข้อความแทนข้อความ c-to-v . เมื่อข้อความ c-to-v ที่จําเป็นใน
ถอดรหัสของชั้นเดียวกันในอีกการทำซ้ำพวกเขา
จะหายจากผลเรียงโดยใช้เส้นทางก่อสร้าง 2
ซึ่งยังมีสำเนาของสถาปัตยกรรมในรูปที่ 4 .
รามและบล็อกจะต้องเก็บผลและข้อมูลกลาง
ของการเรียงลำดับ การแกะบล็อกเหล่านี้จะเป็น E
รายละเอียดในส่วน iv-b. สอง multiplexors ในด้านล่างมุมขวาของรูปที่ 5
ใช้เรียงข้อความ

ผ่านที่เหมาะสมสองชุดของเส้นทางก่อสร้าง .