AbstractThis paper presents trends

Abstract
This paper presents trends on CMOS high-voltage techniques for power integrated circuits (PICs). Several fully CMOS compatible drain
engineering techniques will be presented. Experimental devices were fabricated in standard CMOS processes from three different
lithography generations (2, 0.7 and 0.5 mm) without resorting to any extra processing steps. MOS devices layout specificity towards
performance improvement, namely breakdown, parasitic effects and degradation, will be emphasized.
A recently developed technique used to enlarge high-voltage devices safe-operating area and reduce leakage current will also be presented
due to the very promising experimental results.
Comparison with more sophisticated and expensive technologies still reveals CMOS as a highly accessible and versatile technology for
future PICs. q 2002 Elsevier Science Ltd. All rights reserved.

ผลลัพธ์ (ไทย) 1:

บทคัดย่อบทความนี้นำเสนอแนวโน้มเทคนิคแรงสูง CMOS สำหรับวงจรรวมแบบไฟฟ้า (ภาพ) หลายอย่าง CMOS รองรับท่อระบายน้ำจะเสนอเทคนิควิศวกรรม อุปกรณ์ทดลองถูกประดิษฐ์ใน CMOS กระบวนการมาตรฐานจากแตกต่างกันสามคนรุ่น lithography (2, 0.7 และ 0.5 มิลลิเมตร) โดยไม่ต้อง resorting การขั้นตอนการประมวลผลเพิ่มเติมใด ๆ MOS อุปกรณ์เค้าความจำเพาะต่อจะเน้นการปรับปรุงประสิทธิภาพ คือสลาย ผลกาฝาก และย่อย สลายเทคนิคพัฒนาล่าสุดที่ใช้ในการขยายแรงดันสูงอุปกรณ์งานตู้นิรภัยพื้นที่ และลดการรั่วซึมเวียนจะแสดงเนื่องจากผลการทดลองแนวโน้มมากขึ้นเปรียบเทียบกับเทคโนโลยีที่ซับซ้อน และราคาแพงมากขึ้นยังคงเผย CMOS เป็นเทคโนโลยีสำหรับการเข้าถึง และใช้งานได้หลากหลายภาพในอนาคต q 2002 Elsevier วิทยาศาสตร์ จำกัด สงวนลิขสิทธิ์

ผลลัพธ์ (ไทย) 2:

บทคัดย่อ
บทความนี้นำเสนอแนวโน้มใน CMOS เทคนิคแรงดันสูงสำหรับวงจรพลังงานแบบบูรณาการ (ภาพ) CMOS อย่างเต็มที่ท่อระบายน้ำเข้ากันได้หลาย
เทคนิควิศวกรรมจะนำเสนอ อุปกรณ์ทดลองประดิษฐ์ในกระบวนการ CMOS มาตรฐานแตกต่างกันสาม
ชั่วอายุพิมพ์หิน (2, 0.7 และ 0.5 มิลลิเมตร) โดยไม่ต้อง resorting ขั้นตอนการประมวลผลใด ๆ เป็นพิเศษ MOS อุปกรณ์รูปแบบเฉพาะเจาะจงต่อการ
ปรับปรุงประสิทธิภาพการทำงานคือการสลายผลกระทบปรสิตและการย่อยสลายจะได้รับการเน้นย้ำ.
เทคนิคการพัฒนาเมื่อเร็ว ๆ มาใช้เพื่อขยายอุปกรณ์ไฟฟ้าแรงสูงในพื้นที่ปลอดภัยในการดำเนินงานและลดการรั่วไหลของกระแสยังจะนำเสนอ
เนื่องจากผลการทดลองที่มีแนวโน้มมาก .
เมื่อเทียบกับเทคโนโลยีที่ซับซ้อนมากขึ้นและมีราคาแพงยังคงแสดงให้เห็น CMOS เป็นเทคโนโลยีที่สามารถเข้าถึงได้อย่างมากและหลากหลายสำหรับ
PICs อนาคต Q 2002 เอลส์วิทยาศาสตร์ Ltd. สงวนลิขสิทธิ์

ผลลัพธ์ (ไทย) 3:

บทคัดย่อบทความนี้นำเสนอเทคนิคสูง แนวโน้ม CMOS สำหรับพลังงานวงจรรวม ( pics ) หลาย ๆอย่างจึงเข้ากันได้ ทุกชนิดเทคนิควิศวกรรมจะนำเสนอ อุปกรณ์ทดลองประดิษฐ์จากกระบวนการที่แตกต่างกันสามแบบมาตรฐานรุ่นรุ่น ( 2 , 0.7 และ 0.5 มม. ) โดยไม่ต้อง resorting ขั้นตอนการประมวลผลใด ๆเป็นพิเศษ มอส อุปกรณ์ความจำเพาะต่อเค้าโครงการปรับปรุง ประสิทธิภาพ คือ การแบ่งผลกาฝากและการสลายตัวจะเน้นที่เพิ่งพัฒนาเทคนิคที่ใช้เพื่อขยายอุปกรณ์ไฟฟ้าแรงสูงความปลอดภัยพื้นที่ปฏิบัติการ และลดกระแสรั่วก็จะถูกนำเสนอเนื่องจากแนวโน้มมากผลการทดลองเทียบกับเทคโนโลยีที่ซับซ้อนมากขึ้นและมีราคาแพงยังพบ CMOS เป็นเทคโนโลยีสูงและหลากหลายที่สามารถเข้าถึงได้ภาพอนาคต Q 2002 Elsevier Science จำกัดสงวนลิขสิทธิ์