In a 3D integrated IC chip, multipl

In a 3D integrated IC chip, multiple device layers are stacked together. The layers could be connected with wire bonding, through-silicon-via (TSV), micro bump, or even inductive/ capacitive contact [12]. Figure 3 shows a conceptual 2-layer 3D integrated circuit with direct vertical interconnects called through-silicon via (TSV).

ผลลัพธ์ (ไทย) 1:

ในชิปไอซี 3d แบบบูรณาการชั้นอุปกรณ์หลายซ้อนกัน ชั้นจะได้รับการเชื่อมต่อกับการเชื่อมสายผ่านซิลิกอนผ่าน (tsv) ชนขนาดเล็กหรือแม้กระทั่งการอุปนัย / capacitive ติดต่อ [12] รูปที่ 3 แสดง 3d รวม 2 ชั้นวงจรความคิดที่มีการเชื่อมต่อตามแนวตั้งที่เรียกว่าโดยตรงผ่านทางซิลิกอน (tsv)

ผลลัพธ์ (ไทย) 2:

ในแบบ 3D รวม IC ชิป อุปกรณ์หลายชั้นอยู่ซ้อนกัน ชั้นสามารถเชื่อมต่อกับสายงาน ผ่านซิลิคอนผ่าน (TSV), ไมโครชน หรือติดต่อแม้เหนี่ยว / ควบคุม [12] รูปที่ 3 แสดงการเชื่อมโยงกับแนวคิด 2 ชั้น 3D วงจรรวม มีแนวตั้งตรงเรียกผ่านซิลิคอนผ่าน (TSV)

ผลลัพธ์ (ไทย) 3:

ชิปใน 3 D แบบอินทิเกรต IC ที่ชั้นอุปกรณ์หลายตัวได้วางซ้อนกันเข้าด้วยกัน ชั้นซับในที่สามารถเชื่อมต่อกับการรวมสายชน Micro ผ่าน - ซิลิโคน - ผ่าน( tsv )หรือระบบสัมผัสคาปาซิทีฟจูงใจผู้ติดต่อ/[ 12 ] รูปที่ 3 แสดงวงจรแบบอินทิเกรต D ทางความคิด 2 - Layer 3 พร้อมด้วยนับว่าในแนวตั้งตรงเรียกว่าผ่าน - ซิลิโคนโดยผ่านทาง( tsv )