Polynomial approximation schemes ar

Polynomial approximation schemes are described in this paper for several strongly
NP-complete problems that have important applications in the areas of robot
motion planning, VLSI design, image processing, and location. These problems
appear in the contexts of covering and packing with convex objects. One of them
is the square packing problem, which comes up in the attempt to increase yield in
VLSI chip manufacture. For example, 64K RAM chips, some of which may be
defective, are available on a rectilinear grid placed on a silicon wafer. 2 x 2 arrays
of such nondefective chips could be wired together to produce 256K RAM chips.
In order to maximize yield, we want to pack a maximal number of such 2 X 2
arrays into the array of working chips on a wafer. (See the result of Berman et al.
[2], reviewed by Johnson [6], and the NP-completeness result of Fowler et al. [3].)

ผลลัพธ์ (ไทย) 1:

โครงร่างประมาณพหุนามไว้ในเอกสารนี้สำหรับหลายอย่างยิ่งปัญหาทำ NP ที่มีโปรแกรมประยุกต์ที่สำคัญในพื้นที่ต่าง ๆ ของหุ่นยนต์เคลื่อนไหววางแผน ออกแบบ VLSI ประมวลภาพ สถาน และ ปัญหาเหล่านี้ปรากฏในบริบทครอบคลุม และบรรจุวัตถุนูน หนึ่งในนั้นมีปัญหาบันทึกตาราง ซึ่งเกิดขึ้นในความพยายามที่จะเพิ่มผลผลิตในการผลิตชิป VLSI ตัวอย่าง ชิป RAM 64K ซึ่งอาจบกพร่อง มีเส้นเส้นตรงที่วางอยู่บนแผ่นเวเฟอร์ซิลิกอนมี อาร์เรย์ 2 x 2ของเศษเช่น nondefective อาจจะสายกันกับชิป RAM 256K ผลิตเพื่อเพิ่มผลผลิต เราต้องแพ็คจำนวนสูงสุด 2 X 2 ดังกล่าวอาร์เรย์เป็นอาร์เรย์ของการทำงานชิปบนแผ่นเวเฟอร์เป็น (ดูผลของ Berman et al[2], ตรวจทาน โดย Johnson [6], และผลสมบูรณ์ NP ของฟาวเลอร์ et al. [3])

ผลลัพธ์ (ไทย) 2:

แผนการประมาณพหุนามที่อธิบายไว้ในบทความนี้หลายอย่างยิ่ง
ปัญหา NP-ที่สมบูรณ์แบบที่มีการใช้งานที่สำคัญในพื้นที่ของหุ่นยนต์
เคลื่อนไหววางแผนการออกแบบ VLSI, การประมวลผลภาพและสถานที่ ปัญหาเหล่านี้
จะปรากฏในบริบทที่ครอบคลุมและการบรรจุกับวัตถุนูน หนึ่งในนั้น
คือปัญหาการบรรจุตารางซึ่งเกิดขึ้นในความพยายามที่จะเพิ่มผลผลิตใน
การผลิตชิป VLSI ตัวอย่างเช่น 64K ชิปแรมบางส่วนที่อาจจะ
มีข้อบกพร่องที่มีอยู่ในตารางเป็นเส้นตรงที่วางอยู่บนแผ่นเวเฟอร์ซิลิกอน 2 x 2 อาร์เรย์
ของชิป nondefective ดังกล่าวอาจจะมีสายเข้าด้วยกันในการผลิตชิปแรม 256K.
เพื่อเพิ่มผลตอบแทนที่เราต้องการที่จะแพ็คจำนวนสูงสุดของดังกล่าว 2 X 2
อาร์เรย์เป็น array ของชิปที่ทำงานเกี่ยวกับเวเฟอร์ (ดูที่ผลของ Berman, et al.
[2], การตรวจสอบโดยจอห์นสัน [6] และผล NP-ครบถ้วนของฟาวเลอร์ et al. [3].)

ผลลัพธ์ (ไทย) 3:

พหุนามประมาณโครงการอธิบายไว้ในกระดาษแผ่นนี้ หลายๆ อย่างมาก
NP สมบูรณ์ ปัญหาที่สำคัญในด้านของการสร้างหุ่นยนต์
เคลื่อนไหวการวางแผน การออกแบบ การประมวลผลภาพ และที่ตั้ง ปัญหาเหล่านี้
ปรากฏในบริบทของครอบคลุมและบรรจุวัตถุนูน หนึ่งของพวกเขา
เป็นปัญหาบรรจุตารางซึ่งจะขึ้นในความพยายามที่จะเพิ่มผลผลิต
ชิปด้วยผลิต ตัวอย่างเช่น 64K แรมชิปซึ่งบางส่วนอาจ
มีข้อบกพร่อง , มีหนึ่งเคลื่อนที่เป็นเส้นตรง ตารางที่วางไว้บนซิลิคอนเวเฟอร์ 2 x 2 เช่นอาร์เรย์
nondefective ชิปอาจจะสายร่วมกันเพื่อผลิตชิป 256K RAM .
เพื่อเพิ่มผลผลิต , เราต้องการที่จะแพ็คจำนวนสูงสุดของเช่น 2 x 2
อาร์เรย์เป็นอาร์เรย์ของชิปทำงานบนเวเฟอร์ ( เห็นผล Berman et al .
[ 2 ] , ตรวจสอบโดยจอห์นสัน [ 6 ] และ NP สมบูรณ์ผลของฟาวเลอร์ et al . [ 3 ] )