the drawbacks of the MyHDL are limi

the drawbacks of the MyHDL are limited support of some advanced hardware description features from the RTL language packages and complex error reporting




comparison to the traditional hardware description language VHDL/Verilog israised level of the description abstraction and the ability to use all the scripting power of the Python language for unit testing or simulation verification

ผลลัพธ์ (ไทย) 1:

ข้อเสียของ MyHDL มีการสนับสนุนจำกัดคุณสมบัติคำอธิบายฮาร์ดแวร์ขั้นสูงบางอย่างจากแพคเกจภาษา RTL และรายงานข้อผิดพลาดที่ซับซ้อน เปรียบเทียบกับฮาร์ดแวร์แบบดั้งเดิมอธิบายภาษา VHDL/Verilog israised abstraction ลักษณะและระดับความสามารถในการใช้พลังงานเขียนสคริปต์ทั้งหมดของภาษา Python สำหรับการตรวจสอบทดสอบหรือจำลองหน่วย

ผลลัพธ์ (ไทย) 2:

ข้อบกพร่องของ MyHDL ที่มีการสนับสนุนที่ จำกัด ของคำอธิบายคุณลักษณะบางอย่างของฮาร์ดแวร์ขั้นสูงจาก RTL แพคเกจภาษาและการรายงานข้อผิดพลาดที่ซับซ้อน




เมื่อเทียบกับฮาร์ดแวร์คำอธิบายภาษา VHDL / Verilog ระดับ israised แบบดั้งเดิมของนามธรรมคำอธิบายและความสามารถในการใช้อำนาจการเขียนสคริปต์ของ ภาษา Python สำหรับการทดสอบหน่วยหรือตรวจสอบการจำลอง

ผลลัพธ์ (ไทย) 3:

ข้อเสียของ myhdl สนับสนุนจำกัดของบางคุณสมบัติขั้นสูงจากฮาร์ดแวร์อธิบายภาษา RTL ชุดและข้อผิดพลาดที่รายงานเปรียบเทียบกับแบบดั้งเดิมภาษาอธิบายฮาร์ดแวร์ / ภาษา Verilog israised ระดับของรายละเอียดที่เป็นนามธรรมและความสามารถในการใช้สคริปต์ทั้งหมดพลังของ Python ภาษาสำหรับการทดสอบการจำลองการตรวจสอบหน่วย