In AES algorithm the sequential cir

In AES algorithm the sequential circuit used in the circuit can be modified to combinational logic circuit as shown in the Fig. 5a and b so that processing does not change the output for the given input combination. By removing clock signal, the chance for the hacker to grasp the information is entirely avoided thereby preventing the Differential Power Analysis attack.

ผลลัพธ์ (ไทย) 1:

ใน AES อัลกอริทึมสามารถปรับเปลี่ยนวงจรลำดับที่ใช้ในวงจรกับวงจรตรรกะวงจรแสดงใน Fig. ของ 5a และ b เพื่อให้ประมวลผลไม่เปลี่ยนแปลงผลผลิตสำหรับชุดอินพุทที่กำหนด โดยการเอาสัญญาณนาฬิกา โอกาสที่แฮกเกอร์สามารถเข้าใจข้อมูลที่เป็นทั้งหมดหลีกเลี่ยงเพื่อป้องกันการโจมตีส่วนพลังงานวิเคราะห์

ผลลัพธ์ (ไทย) 2:

ในขั้นตอนวิธีการเข้ารหัส AES วงจรต่อเนื่องที่ใช้ในวงจรที่สามารถปรับเปลี่ยนให้วงจรตรรกะผสมดังแสดงในรูป 5a และ B เพื่อให้การประมวลผลไม่ได้เปลี่ยนการส่งออกรวมกันสำหรับการป้อนข้อมูลที่ได้รับ โดยการเอาสัญญาณนาฬิกาโอกาสสำหรับแฮ็กเกอร์ที่จะเข้าใจข้อมูลที่จะหลีกเลี่ยงอย่างสิ้นเชิงดังนั้นการป้องกันการโจมตีการวิเคราะห์พลังงานที่แตกต่างกัน

ผลลัพธ์ (ไทย) 3:

ในอัลกอริทึม AES ซึ่งเป็นวงจรที่ใช้ในวงจรไฟฟ้า สามารถปรับเปลี่ยนวงจรลอจิกชนิดดังแสดงในรูปที่ 43 และ B เพื่อการประมวลผลไม่ได้เปลี่ยนออกเพื่อให้ใส่ชุด โดยการเอาสัญญาณ นาฬิกา โอกาสสำหรับแฮกเกอร์ที่จะเข้าใจข้อมูลทั้งหมดหลีกเลี่ยงความแตกต่างโครงสร้างอำนาจจึงป้องกันการโจมตี