When the Count signal goes from 1 t

When the Count signal goes from 1 to 0, flip flop A is triggered. If it started out at 0, it goes to 1. The 0 to 1 transition on the output of A, and thus on the clock input of B, has no effect. When the next negative transition on Count occurs, A will go from 1 to 0 causing the clock input to B to do the same. Since J and K are 1, flip flop B will change states. Since there is a delay from the clock edge to the output change, flip flop B is clocked somewhat later than A and thus its output changes later. This is emphasized in the timing diagram of Figure 7.9. We assume in this diagram that flip flops A and B both start at 0.

ผลลัพธ์ (ไทย) 1:

เมื่อสัญญาณจำนวนจาก 1 เป็น 0, flip flop A จะถูกทริกเกอร์ ถ้ามันเริ่มออก 0 มันไป 1 การเปลี่ยนแปลง 0-1 บนผลลัพธ์ของ A และดังนั้นการป้อนนาฬิกา B ไม่มีผล เมื่อเกิดการเปลี่ยนแปลงเชิงลบถัดไปบนจำนวน A จะไปจาก 1 เป็น 0 ทำให้นาฬิกาเข้าไปทำแบบเดียวกัน J และ K เป็น 1, flip flop B จะเปลี่ยนแปลงสถานะ เนื่องจากมีการหน่วงเวลาจากขอบนาฬิกาการเปลี่ยนแปลงผลผลิต เป็นตอก flip flop B ค่อนข้างน้อยกว่า A และดังนั้น ผลลัพธ์การเปลี่ยนแปลงในภายหลัง โดยเน้นในไดอะแกรมเวลาของรูป เราสมมติในไดอะแกรมนี้ว่า flops flip A และ B ทั้งสองเริ่มต้นที่ 0

ผลลัพธ์ (ไทย) 2:

เมื่อสัญญาณนับไป 1-0, FL IP FL สหกรณ์จะถูกเรียก ถ้ามันเริ่มต้นจากการที่ 0, มันจะไป 1. 0-1 การเปลี่ยนแปลงในการส่งออกของและทำให้การป้อนข้อมูลบนนาฬิกาของ B, ไม่มีผล เมื่อการเปลี่ยนแปลงในเชิงลบต่อไปในจำนวนที่เกิดขึ้นจะไป 1-0 ทำให้เกิดการป้อนข้อมูลนาฬิกาไป B จะทำเช่นเดียวกัน ตั้งแต่ J และ K 1, FL IP FL OP B จะเปลี่ยนสถานะ เนื่องจากมีความล่าช้าจากขอบนาฬิกาเพื่อการเปลี่ยนแปลงที่ส่งออก, FL IP FL OP B โอเวอร์คล็อกที่ค่อนข้างช้ากว่าและทำให้การเปลี่ยนแปลงผลผลิตของตนในภายหลัง นี้จะเน้นในแผนภาพระยะเวลาของรูปที่ 7.9 เราคิดในแผนภาพที่ฟลอริด้า IP FL Ops A และ B ทั้งสองเริ่มต้นที่ 0