The sample and hold circuit operate

The sample and hold circuit operates by charging an internal capacitor
as illustrated in Figure 14.1. During the capture phase, a switch (transistor)
is closed and the internal capacitor Cadc is allowed to charge/discharge to
voltage vain.

ผลลัพธ์ (ไทย) 1:

วงจรตัวอย่างและระงับดำเนินการ โดยการชาร์จตัวเก็บประจุภายใน
ดังที่แสดงในรูปที่ 14.1 สา ระยะจับ สวิตช์ (ทรานซิสเตอร์)
ปิดตัวเก็บประจุภายใน Cadc ได้รับการอนุญาตให้ค่า/ปล่อยไปและ
vain แรงดัน

ผลลัพธ์ (ไทย) 2:

ตัวอย่างและถือวงจรทำงานโดยการชาร์จประจุภายใน
ดังแสดงในรูปที่ 14.1 ในระหว่างขั้นตอนการจับภาพ, สวิทช์ (ทรานซิสเตอร์)
ถูกปิดและเก็บประจุภายใน CADC ได้รับอนุญาตให้เรียกเก็บ / ปล่อยให้
แรงดันไฟฟ้าที่ไร้สาระ

ผลลัพธ์ (ไทย) 3:

ตัวอย่างวงจรชาร์จไว้ ดําเนินการโดยมีตัวเก็บประจุ
ภายในตามที่แสดงในรูปที่ 14.1 . ระหว่างจับระยะ สวิตช์ ( ทรานซิสเตอร์ )
ถูกปิดและ cadc ตัวเก็บประจุภายในอนุญาตให้เสียค่าใช้จ่าย / จำหน่าย

แรงดันสายเลือด