In this chapter, we will look first

In this chapter, we will look first at two classes of commercial medium-scale integrated circuits*—shift registers and counters. We will introduce programmable logic devices with memory to implement more complex problems such as CPLDs and FPGAs.We will then look briefly at two tools for dealing with these larger systems, ASM (Algorithmic State Machine) diagrams and HDL (Hardware Design Languages). Lastly, we will then look at some larger design problems than we could manage in Chapter 7. We will concentrate on synchronous (clocked) systems.

ผลลัพธ์ (ไทย) 1:

ในบทนี้ เราจะดูครั้งแรกที่ชั้นสองของขนาดกลางพาณิชย์วงจรรวม * — กะลงทะเบียน และเคาน์เตอร์ เราจะแนะนำอุปกรณ์ตรรกะแบบโปรแกรมได้ ด้วยหน่วยความจำการใช้ปัญหาที่ซับซ้อนมากขึ้นเช่น CPLDs และ FPGAs.We จะแล้วดูสั้น ๆ สองเครื่องมือสำหรับจัดการกับเหล่าใหญ่ระบบ ไดอะแกรม ASM (ทึมสถานะเครื่อง) และ HDL (ภาษาการออกแบบฮาร์ดแวร์) สุดท้าย เราจะมาดูบางปัญหาการออกแบบมีขนาดใหญ่กว่าที่เราสามารถจัดการได้ในบทที่ 7 แล้ว เราจะเน้นแบบซิงโครนัส (ตอก) ระบบ

ผลลัพธ์ (ไทย) 2:

ในบทนี้เราจะมาดูเป็นครั้งแรกที่สองชั้นเรียนของวงจรแบบบูรณาการในเชิงพาณิชย์ขนาดกลาง * ลงทะเบียน -shift และเคาน์เตอร์ เราจะมาแนะนำอุปกรณ์ Programmable Logic Devices กับหน่วยความจำในการดำเนินการปัญหาที่ซับซ้อนมากขึ้นเช่น CPLDs และ FPGAs.We แล้วจะมีลักษณะสั้นที่สองเครื่องมือในการจัดการกับระบบขนาดใหญ่เหล่านี้ ASM (Algorithmic เครื่องของรัฐ) ไดอะแกรมและ HDL (Hardware ออกแบบภาษา) สุดท้ายแล้วเราก็จะมีลักษณะที่บางส่วนปัญหาการออกแบบที่มีขนาดใหญ่กว่าที่เราสามารถจัดการในบทที่ 7 เราจะมีสมาธิในการซิงโคร (โอเวอร์คล็อก) ระบบ

ผลลัพธ์ (ไทย) 3:

ในบทนี้ เราจะดูที่แรกสองกลุ่มขนาดกลางพาณิชย์วงจรรวม * - ลงทะเบียนกะ และเคาน์เตอร์ พวกเราจะแนะนำอุปกรณ์ตรรกะโปรแกรมกับความทรงจำที่จะใช้ปัญหาที่ซับซ้อนมากขึ้น เช่น cplds และการออกแบบ จากนั้นเราจะดูสั้นสองเครื่องมือสำหรับจัดการกับระบบขนาดใหญ่เหล่านี้ ASM ( เครื่องรัฐแผนภาพขั้นตอนวิธี ) และ HDL ( ภาษาการออกแบบฮาร์ดแวร์ ) สุดท้าย เราก็จะดูที่บางส่วนมีขนาดใหญ่ปัญหาการออกแบบมากกว่าที่เราสามารถจัดการในบทที่ 7 เราจะเน้นซิงโคร ( โอเวอร์คล็อก ) ระบบ