where IDS is the drain current, VGS

where IDS is the drain current, VGS is the gatesource voltage, VDS is
the drainsource voltage, Ci is the gate dielectric capacitance per
unit area, W is the channel width and L is the channel length. The
performance of the dual layer SiP3HT FETs is presented alongside
that of the pristine P3HT devices. Moreover, the morphology of
nanocomposite and pristine devices were investigated by atomic
force microscopy (Innova, Bruker), respectively.

ผลลัพธ์ (ไทย) 1:

รหัสเป็น ท่อระบายน้ำปัจจุบัน VGS เป็นแรงดันไฟฟ้า gatesource, VDSแรงดันไฟฟ้า drainsource, Ci มีความจุเป็นฉนวนของประตูต่อที่ตั้งหน่วย W คือ ความกว้างของช่อง และ L คือ ความยาวของช่อง การนำเสนอควบคู่ไปกับประสิทธิภาพของชั้นสอง SiP3HT FETsที่อุปกรณ์ P3HT บริสุทธิ์ นอกจากนี้ สัณฐานวิทยาของสิตและอุปกรณ์เก่าแก่ถูกตรวจสอบ โดยอะตอมบังคับให้ไมโครสโค (หัวใจ Bruker), ตามลำดับ

ผลลัพธ์ (ไทย) 2:

ที่ IDS เป็นท่อระบายน้ำในปัจจุบัน VGS เป็นแรงดันไฟฟ้าgatesourceที่ VDS เป็น
แรงดันไฟฟ้าdrainsourceที่ Ci เป็นประตูความจุอิเล็กทริกต่อ
หน่วยพื้นที่ W คือความกว้างช่องและ L คือความยาวของช่อง
ประสิทธิภาพการทำงานของคู่ FETs ชั้นSiP3HTจะนำเสนอข้าง
ของอุปกรณ์ P3HT ที่เก่าแก่ นอกจากนี้ลักษณะทางสัณฐานวิทยาของ
นาโนคอมโพสิตและเก่าแก่อุปกรณ์ที่ได้รับการตรวจสอบโดยอะตอม
กล้องจุลทรรศน์แรง (Innova, Bruker) ตามลำดับ