OS runs in DDR and not BRAM, we hav

OS runs in DDR and not BRAM, we have rerun the earlier bandwidth test in DDR
as well to allow for a more direct comparison, the results of which are presented in
Figure 9. In this test, the results for systems B and C are combined as there was no
appreciable difference between the two configurations. We can immediately note that
the maximum achievable application bandwidth has dropped significantly and is no
longer saturated, even with eight cores. Single-core bandwidth has been cut in half
and the bandwidth increases at a lower rate than when the application is run from
BRAM. Comparing the results of the tests run in a stand-alone environment versus
running with an OS, we see a further reduction in the bandwidth achievable when running
with the OS. While we expect some additional overhead while running under an
OS, we expect the impact is magnified here as there are no caches in the system. In
future work, we would like to measure the impact again with a system with level one
caches to see if the overhead of the OS remains as high.
In addition to investigating system bandwidth, while conducting the bandwidth tests
we captured the latencies of all memory read requests in the system. As the arbiter
supports two different arbitration methods (round-robin and oldest-request-first), we
ran the tests with each configuration. The results for the three systems when running
from BRAM are presented in Figure 10. Running under BRAM, each core will have, at
most, one read request queued at a time as read requests block in the processor until
they return. As such, the maximum number of requests the arbiter can be servicing at
any time is equal to the number of cores being tested in the system. The boxplot format
presents the min and max values for a given test as the upper and lower stems, the
lower edge of the filled box represents the 1st quartile, and the upper edge of the filled
box represents the 3rd quartile, with the bar within the box indicating the average.
Presented this way, we can readily see the impact on maximum latency, average, and
the spread as we increase the number of cores or change arbitration policies.
Across all three configurations we see that the average latency does not increase
significantly until the bandwidth of the system has been saturated. This demonstrates
that the arbiter scales effectively and is not introducing any significant additional

ผลลัพธ์ (ไทย) 1:

OS ที่ทำงานใน DDR และแดรกไม่ได้ เราได้เรียกใช้แบนด์วิดท์ที่ก่อนหน้านี้ทดสอบใน DDRเช่นการอนุญาตสำหรับการเปรียบเทียบโดยตรงมาก ผลของการที่จะแสดงรูปที่ 9 ในการทดสอบนี้ ผลสำหรับระบบ B และ C จะรวมกันเป็นมีไม่ความแตกต่างระหว่างการกำหนดค่าสอง เราสามารถทราบทันทีว่าแบนด์วิดท์สูงสุดทำได้ประยุกต์ได้จริง และจะไม่ต่อไปอิ่ม แม้จะ มีแกนแปดตัว หลักเดียวแบนด์ได้รับการตัดครึ่งและแบนด์วิดธ์ที่เพิ่มขึ้นในอัตราต่ำกว่าเมื่อมีการเรียกใช้โปรแกรมประยุกต์จากแดรก เปรียบเทียบผลการทดสอบที่เรียกใช้ในสภาพแวดล้อมแบบสแตนด์อโลนเมื่อเทียบกับเราทำงาน ด้วยระบบปฏิบัติการ เห็นเมื่อเรียกใช้เพิ่มเติมลดแบนด์วิธทำได้กับระบบปฏิบัติการ ในขณะที่เราคาดหวังบางค่าผลิตเพิ่มเติมในขณะที่ทำภายใต้การระบบปฏิบัติการ เราคาดว่า ผลกระทบจะขยายนี่ มีแคชไม่มีในระบบ ในทำงานในอนาคต เราต้องการวัดผลกระทบกับระบบด้วยระดับหนึ่งเก็บเพื่อดูค่าโสหุ้ยของ OS ยังคงสูงนอกเหนือจากการตรวจสอบแบนด์วิดธ์ระบบ ในขณะที่ดำเนินการทดสอบแบนด์วิดท์เราจับเวลาอ่านคำขอในระบบหน่วยความจำทั้งหมด เป็นการตัดสินสนับสนุนสองวิธีอนุญาโตตุลาการที่แตกต่างกัน (เวียนรอบและเก่าขอก่อน), เรารันการทดสอบ มีการกำหนดค่าแต่ละ ผลลัพธ์สำหรับระบบสามเมื่อเรียกใช้จากแดรกจะแสดงในรูปที่ 10 ทำงานภายใต้แดรก แต่ละคอร์จะมี ที่อ่านมากที่สุด หนึ่งร้องขอถูกจัดคิวในเวลาเป็นคำขออ่านบล็อกในการประมวลผลจนกระทั่งพวกเขากลับมา ดัง จำนวนสูงสุดของการตัดสินสามารถให้บริการที่ร้องขอก็จะเท่ากับจำนวนแกนที่ถูกทดสอบในระบบ รูปแบบแผนอย่าง boxplotนาทีและค่าสูงสุดสำหรับการทดสอบที่กำหนดเป็นบน และล่างลำต้น การขอบล่างของกล่องที่เต็มไปด้วยตัวแทนกลุ่ม 1st quartile และขอบบนของที่เต็มไปด้วยกล่องแสดงควอไทล์ 3 บาร์ภายในกล่องแสดงให้เห็นค่าเฉลี่ยนำเสนอด้วยวิธีนี้ เราสามารถพร้อมดูผลกระทบในเวลาแฝงสูงสุด เฉลี่ย และการแพร่กระจายเราเพิ่มจำนวนของแกนประมวลผล หรือเปลี่ยนแปลงนโยบายการอนุญาโตตุลาการข้ามการกำหนดค่าทั้งหมดที่สาม เราเห็นว่า เพิ่มเวลาแฝงเฉลี่ยอย่างมีนัยสำคัญจนกว่าแบนด์วิธของระบบมี การอิ่มตัว นี้อธิบายที่ตัดสินการชั่งได้อย่างมีประสิทธิภาพ และไม่แนะนำอย่างมีนัยสำคัญใด ๆ เพิ่มเติม

ผลลัพธ์ (ไทย) 2:

OS ทำงานใน DDR และไม่แบเราได้วิ่งทดสอบแบนด์วิดธ์ก่อนหน้านี้ใน DDR
เช่นกันที่จะอนุญาตให้มีการเปรียบเทียบโดยตรงมากขึ้นผลของการที่จะนำเสนอใน
รูปที่ 9 ในการทดสอบนี้ผลสำหรับระบบ B และ C จะรวมกัน เนื่องจากไม่มี
ความแตกต่างที่เห็นได้ระหว่างสองกำหนดค่า ทันทีที่เราสามารถทราบว่า
แบนด์วิดธ์แอพลิเคชันทำได้สูงสุดได้ลดลงอย่างมีนัยสำคัญและไม่
นานอิ่มตัวแม้จะมีแปดแกน แบนด์วิดธ์แบบ single-core ได้รับการตัดในช่วงครึ่งปี
และแบนด์วิดธ์ที่เพิ่มขึ้นในอัตราที่ต่ำกว่าเมื่อโปรแกรมประยุกต์ที่ถูกเรียกใช้จาก
BRAM การเปรียบเทียบผลการทดสอบทำงานในสภาพแวดล้อมแบบสแตนด์อะโลนเมื่อเทียบกับ
ทำงานด้วยระบบปฏิบัติการเราจะเห็นการลดลงต่อไปในแบนด์วิดธ์ทำได้เมื่อทำงาน
กับระบบปฏิบัติการ ในขณะที่เราคาดว่าค่าใช้จ่ายเพิ่มเติมบางส่วนในขณะที่ทำงานภายใต้
ระบบปฏิบัติการเราคาดว่าผลกระทบเป็นภาพขยายที่นี่เป็นมีแคชในระบบไม่มี ใน
การทำงานในอนาคตเราอยากจะวัดผลกระทบอีกครั้งกับระบบที่มีระดับหนึ่ง
แคชเพื่อดูว่าค่าใช้จ่ายของ OS ยังคงสูงเป็น.
นอกเหนือจากการตรวจสอบแบนด์วิดธ์ของระบบขณะที่การดำเนินการทดสอบแบนด์วิดธ์
ที่เราจับศักยภาพของหน่วยความจำทั้งหมด อ่านการร้องขอในระบบ ในฐานะที่เป็นผู้ตัดสิน
สนับสนุนทั้งสองวิธีการอนุญาโตตุลาการที่แตกต่างกัน (รอบโรบินและเก่าแก่ที่สุดคำขอแรก) เรา
วิ่งทดสอบที่มีการตั้งค่าแต่ละ ผลสำหรับสามระบบเมื่อทำงาน
จาก BRAM ถูกแสดงไว้ในรูปที่ 10 ทำงานภายใต้แบแต่ละหลักจะมีที่
มากที่สุดขออ่านเข้าคิวหนึ่งในช่วงเวลาที่ร้องขอว่าอ่านบล็อกในการประมวลผลจนกว่า
พวกเขากลับมา เช่นจำนวนสูงสุดของการร้องขอของผู้ตัดสินที่สามารถให้บริการใน
เวลาใดจะเท่ากับจำนวนของแกนที่ถูกทดสอบในระบบ รูปแบบ Boxplot
นำเสนอนาทีและแม็กซ์ค่าสำหรับการทดสอบให้เป็นบนและล่างลำต้นที่
ขอบล่างของกล่องที่เต็มไปหมายถึงควอไทล์ที่ 1 และขอบบนของที่เต็มไปด้วย
กล่องหมายถึงควอไทล์ที่ 3 ที่มีบาร์ภายใน กล่องแสดงให้เห็นค่าเฉลี่ย.
นำเสนอด้วยวิธีนี้เราพร้อมที่จะเห็นผลกระทบต่อความล่าช้าสูงสุดเฉลี่ยและ
การแพร่กระจายในขณะที่เราเพิ่มจำนวนของแกนหรือนโยบายการเปลี่ยนแปลงอนุญาโตตุลาการ.
ทั้งสามการกำหนดค่าที่เราจะเห็นว่าแฝงเฉลี่ยจะไม่เพิ่มขึ้น
อย่างมีนัยสำคัญ จนแบนด์วิดธ์ของระบบที่ได้รับการอิ่มตัว นี้แสดงให้เห็น
ว่าผู้ตัดสินเครื่องชั่งได้อย่างมีประสิทธิภาพและไม่ได้มีการแนะนำเพิ่มเติมอย่างมีนัยสำคัญใด ๆ

ผลลัพธ์ (ไทย) 3:

ระบบปฏิบัติการวิ่งใน DDR และไม่แบ เราวิ่งเร็วแบบ DDR แบนด์วิดธ์รวมทั้งเพื่อให้มีการเปรียบเทียบโดยตรงมากขึ้น ผลที่แสดงในรูปที่ 9 ในการทดสอบนี้ ผลลัพธ์สำหรับระบบ B และ C รวมกัน เป็นไม่มีความแตกต่างที่เห็นได้ระหว่างสองการตั้งค่า เราได้ทันทีสามารถทราบว่าสูงสุดได้ใช้แบนด์วิดธ์ได้ลดลงอย่างมาก และไม่มีไขมันอิ่มตัว อีกต่อไป แม้แต่กับแปดแกน แบนด์วิดธ์หลักเดียว ที่ได้รับการตัดในครึ่งและแบนด์วิดธ์ที่เพิ่มขึ้นในอัตราที่น้อยกว่า เมื่อมีการเรียกจากแบรม การเปรียบเทียบผลการทดสอบวิ่งในแบบสแตนด์อโลนสิ่งแวดล้อมเมื่อเทียบกับใช้กับ OS ที่เราเห็นการลดลงต่อไปในแบนด์วิดธ์ได้เมื่อวิ่งกับ OS ขณะที่เราคาดว่าค่าใช้จ่ายเพิ่มเติมบางอย่างในขณะที่ทำงานภายใต้OS เราคาดว่าผลกระทบจะชัดเจนที่นี่ไม่มีแคชในระบบ ในการทำงานในอนาคตเราต้องการที่จะประเมินผลกระทบอีกครั้ง ด้วยระบบ ด้วยระดับหนึ่งแคชเพื่อดูว่าค่าใช้จ่ายของระบบปฏิบัติการยังคงเป็นสูงนอกจากการตรวจสอบแบนด์วิดธ์ของระบบในขณะที่การการทดสอบแบนด์วิดธ์เราจับเกิดความทรงจำอ่านการร้องขอในระบบ เป็นผู้ชี้ขาดสนับสนุนสองวิธีอนุญาโตตุลาการที่แตกต่างกัน ( โรบินกลมและเก่าแก่ที่สุดขอแรก ) เราทดสอบกับแต่ละ การตั้งค่า ผลการค้นหาสำหรับระบบสามตอนวิ่งจากแบแสดงในรูปที่ 10 ภายใต้ระบบปฏิบัติการของแต่ละหลักจะได้ ที่ส่วนใหญ่อ่านขอคิวที่เวลาอ่านบล็อกในการประมวลผลการร้องขอจนกระทั่งพวกเขาจะกลับมา เช่น , จำนวนสูงสุดของการร้องขอผู้ชี้ขาดสามารถให้บริการ ที่เวลาใดจะเท่ากับจำนวนแกนถูกทดสอบในระบบ การ boxplot รูปแบบแสดงมินและ Max ค่าสำหรับการสอบเป็นลำต้นส่วนบนและล่างขอบล่างของกล่องที่เต็มไปแทน 1 ควอร์ไทล์ และขอบด้านบนของที่เต็มไปกล่องแสดงควอร์ไทล์ที่ 3 กับบาร์ภายในกล่องระบุว่า โดยเฉลี่ยนำเสนอวิธีนี้เราพร้อมที่จะเห็นผลกระทบต่อศักยภาพสูงสุด เฉลี่ย และการแพร่กระจายที่เราเพิ่มจำนวนคอร์ หรือเปลี่ยนแปลงนโยบายการอนุญาโตตุลาการทั้งสามแบบที่เราเห็นศักยภาพเฉลี่ยไม่เพิ่มอย่างมากจนแบนด์วิดธ์ของระบบได้รับการอิ่มตัว นี้แสดงให้เห็นว่าผู้ตัดสินระดับได้อย่างมีประสิทธิภาพ และจะไม่แนะนำใด ๆที่สำคัญเพิ่มเติม