AbstractShared-memory multiprocesso

Abstract
Shared-memory multiprocessor systems use private (or per processor) caches to enhance system performance by reducing average memory access time. In-cache modification of shared data in such systems leads to a data inconsistency problem referred to as the cache coherence problem. A solution to the cache coherence problem must ensure that any read access to shared data is satisfied with the most recent version of that data item. Both hardware-based and software-assisted solutions have been developed, reported in the literature, and implemented in multiprocessors. This paper surveys the impact of cache coherence on multiprocessor architecture design. First, general hardware approaches to dealing with cache coherence in shared-memory multiprocessors are presented. The approaches presented are interconnection medium-dependent, as follows: bus-based, multistage interconnection network (MIN)-based, and crossbarbased. The possibility of implementing protocols in hypercubes is also discussed. Software solutions to cache coherence are also dealt with. Coherency requirements and correctness of protocols are later described. Finally, a performance analysis summary is included.

*
Thazhuthaveetil is currently with the Indian Institute of Science, Supercomputer Education and Research Center and Department of Computer Science and Automation, Bangalore, India.

ผลลัพธ์ (ไทย) 2:

บทคัดย่อหน่วยความจำที่ใช้ร่วมกันระบบมัลติโปรเซสเซอร์ใช้ส่วนตัว (หรือต่อโปรเซสเซอร์) แคชเพื่อเพิ่มประสิทธิภาพของระบบโดยการลดหน่วยความจำเฉลี่ยเวลาในการเข้าถึง
การปรับเปลี่ยนในแคชของข้อมูลร่วมกันในระบบดังกล่าวจะนำไปสู่ปัญหาความไม่ลงรอยกันข้อมูลที่เรียกว่าปัญหาการเชื่อมโยงกันแคช วิธีการแก้ปัญหาการเชื่อมโยงกันแคชต้องให้แน่ใจว่าการเข้าถึงการอ่านข้อมูลที่ใช้ร่วมกันมีความพึงพอใจกับรุ่นล่าสุดของรายการข้อมูลที่ ทั้งฮาร์ดแวร์และซอฟแวร์ช่วยได้รับการพัฒนารายงานในวรรณคดีและดำเนินการในมัลติ กระดาษนี้จะสำรวจผลกระทบของการเชื่อมโยงกันแคชในการออกแบบสถาปัตยกรรมมัลติโปรเซสเซอร์ ครั้งแรกของฮาร์ดแวร์ทั่วไปวิธีการจัดการกับการเชื่อมโยงกันในมัลติแคชหน่วยความจำที่ใช้ร่วมกันจะถูกนำเสนอ วิธีการที่นำเสนอมีการเชื่อมต่อโครงข่ายขนาดกลางขึ้นดังต่อไปนี้รถบัสที่ใช้เชื่อมต่อเครือข่ายแบบหลายขั้นตอน (MIN) -based และ crossbarbased ความเป็นไปได้ของการใช้โปรโตคอลใน hypercubes ยังมีการกล่าวถึง ซอฟแวร์ที่จะเชื่อมโยงกันแคชนอกจากนี้ยังมีการจัดการกับ ความต้องการการเชื่อมโยงกันและความถูกต้องของโปรโตคอลอธิบายไว้ สุดท้ายสรุปการวิเคราะห์ประสิทธิภาพรวมอยู่. * Thazhuthaveetil อยู่ในขณะนี้กับสถาบันวิทยาศาสตร์อินเดีย, การศึกษาซูเปอร์คอมพิวเตอร์และศูนย์การวิจัยและภาควิชาวิทยาการคอมพิวเตอร์และระบบอัตโนมัติบังกาลอร์, อินเดีย

ผลลัพธ์ (ไทย) 3:

นามธรรม
สาธารณะระบบมัลติใช้หน่วยความจำส่วนบุคคล ( หรือต่อ Processor ) แคชเพื่อเพิ่มประสิทธิภาพของระบบโดยการลดเวลาการเข้าถึงหน่วยความจำโดยเฉลี่ย ในการแบ่งปันข้อมูลในแคชของระบบดังกล่าวจะนำไปสู่ปัญหาข้อมูลไม่เรียกว่าแคชในปัญหาการแก้ไขปัญหาจะต้องให้แน่ใจว่าของการเข้าถึงข้อมูลที่ใช้ร่วมกันใด ๆที่อ่านคือพอใจกับรุ่นล่าสุดของข้อมูลรายการ ทั้งฮาร์ดแวร์และซอฟต์แวร์โซลูชั่นจากบทเรียนที่ได้รับการพัฒนา รายงานในวรรณคดี ใช้กับมัลติโปรเซสเซอร์ . การสำรวจผลกระทบของการออกแบบสถาปัตยกรรมมัลติแคชบนกระดาษนี้ ครั้งแรกวิธีการทั่วไปที่จะจัดการกับฮาร์ดแวร์แคชในหน่วยความจำที่ใช้ร่วมกันในมัลติโปรเซสเซอร์จะนำเสนอ แนวทางที่เสนอจะขึ้นอยู่กับการเชื่อมต่อกลาง ดังนี้ รถโดยสาร จาก เครือข่ายการเชื่อมต่อแบบหลายขั้นตอน ( มิน ) - based , และ crossbarbased . ความเป็นไปได้ของการใช้โปรโตคอลใน Hypercubes ยังกล่าวถึง ซอฟต์แวร์โซลูชั่นเพื่อแคชการมองโลกก็จัดการความต้องการรับสั่งและความถูกต้องของโปรโตคอลจะอธิบายในภายหลัง . ในที่สุด การวิเคราะห์ สรุปรวมอยู่

*
thazhuthaveetil ในปัจจุบัน กับสถาบันวิทยาศาสตร์แห่งอินเดีย , การศึกษาและวิจัยฝ่ายศูนย์ซูเปอร์คอมพิวเตอร์และคอมพิวเตอร์และระบบอัตโนมัติ , Bangalore , อินเดีย