Figure 2 shows the proposed SDR Str

Figure 2 shows the proposed SDR Structure. Instead of
allocating an external processor component, the processing
core is moved into the FPGA. Depending on processing
complexity, the external memory components may also be
eliminated. Similar to the standard SDR architecture, a
general purpose computing core and signal processing cores
are present in the FPGA fabric, ensuring the flexibility of
SDR remains even after removing the external processor.
Interfaces to the host, other FPGA modules and external
devices are defined with a switch matrix that can connect
the processor to all the available interfaces. A switch matrix
is a bidirectional logic that allows multi-input multi-output
configurable connectivity as shown in 3.

ผลลัพธ์ (ไทย) 1:

รูปที่ 2 แสดงโครงสร้าง SDR เสนอ แทนที่คอมโพเนนต์ตัวประมวลผลภายนอก การประมวลผลการปันส่วนหลักจะถูกย้ายไป FPGA ขึ้นอยู่กับการประมวลผลซับซ้อน ส่วนประกอบของหน่วยความจำภายนอกอาจจะตัดออกไป คล้ายกับสถาปัตยกรรม SDR มาตรฐาน การวัตถุประสงค์ทั่วไปที่ใช้คอมพิวเตอร์หลักและแกนประมวลผลสัญญาณอยู่ในผ้า FPGA ความยืดหยุ่นของSDR ยังคงอยู่แม้หลังจากเอาตัวประมวลผลภายนอกอินเทอร์เฟซโฮสต์ โมดู FPGA และภายนอกอื่น ๆกำหนด ด้วยเมตริกซ์สวิตช์ที่สามารถเชื่อมต่ออุปกรณ์ตัวประมวลผลอินเทอร์เฟซที่มีอยู่ เมทริกซ์สลับเป็นตรรกะแบบสองทิศทางที่ให้ผลผลิตหลายหลายอินพุตเชื่อมต่อที่กำหนดแสดงไว้ใน 3

ผลลัพธ์ (ไทย) 2:

รูปที่ 2 แสดงโครงสร้าง SDR เสนอ แทนการ
จัดสรรหน่วยประมวลผลเป็นองค์ประกอบภายนอกประมวลผล
หลักจะถูกย้ายเข้ามาในงาน FPGA ทั้งนี้ขึ้นอยู่กับการประมวลผล
ซับซ้อนส่วนประกอบหน่วยความจำภายนอกอาจจะถูก
ตัดออก คล้ายกับสถาปัตยกรรม SDR มาตรฐานเป็น
อเนกประสงค์คอมพิวเตอร์หลักและสัญญาณแกนประมวลผล
ที่มีอยู่ในผ้า FPGA เพื่อให้มั่นใจความยืดหยุ่นของ
SDR ยังคงอยู่แม้หลังจากการเอาหน่วยประมวลผลภายนอก.
การเชื่อมต่อไปยังโฮสต์โมดูล FPGA อื่น ๆ และภายนอก
อุปกรณ์ที่กำหนดด้วย สวิทช์เมทริกซ์ที่สามารถเชื่อมต่อ
การประมวลผลของทุกการเชื่อมต่อที่มีอยู่ สวิทช์เมทริกซ์
เป็นตรรกะแบบสองทิศทางที่ช่วยให้หลายหลายท่านเอาท์พุท
การเชื่อมต่อการกำหนดค่าดังแสดงใน 3

ผลลัพธ์ (ไทย) 3:

รูปที่ 2 แสดงการเสนอ SDR โครงสร้าง แทนจัดสรร เป็นส่วนประกอบการประมวลผลการประมวลผลภายนอกหลักคือย้ายลงใน FPGA ขึ้นอยู่กับการประมวลผลความซับซ้อนขององค์ประกอบหน่วยความจำ ภายนอกอาจจะเป็นกำจัด คล้ายกับสถาปัตยกรรม SDR มาตรฐาน ,วัตถุประสงค์ทั่วไปของคอมพิวเตอร์และแกนหลักการประมวลผลสัญญาณอยู่ในบนผ้า มั่นใจความยืดหยุ่นของSDR ยังคงแม้หลังจากที่ลบโปรเซสเซอร์ภายนอกการเชื่อมต่อไปยังโฮสต์อื่น ๆโมดูลออกแบบภายนอกอุปกรณ์ที่กำหนดกับเมทริกซ์สลับที่สามารถเชื่อมต่อประมวลผลทั้งหมดของการเชื่อมต่อ . สวิตช์เมตริกซ์เป็นแบบสองทิศทางที่ช่วยให้หลายหลายเอาท์พุทข้อมูลตรรกะกำหนดการเชื่อมต่อดังแสดงใน 3