For commercial mainframes, only small-scale multiprocessing has been exploited. Typically, the degree of
multi-processing is limited to, say, 6 or 8. For small-scale
multi-processing, cache consistency control can be achieved
through a centralized controller. However, because of pin
limitations in the VLSI environment, such a controller can not
he implemented in a single chip even for a UP. A shared
storage bus is, thus, chosen for shared accesses to the storage
from CPUs, and the I/O controller. A number of papers
[10,11,12,13,14] have discussed bus-oriented cache consistency protocols. The proposed protocol in this work is adapted
from a mainframe design for the shared-bus environment.
สำหรับซอฟต์แวร์เชิงพาณิชย์ แต่มัลติโปรเซสเซอร์ขนาดเล็กถูกเอาเปรียบ โดยปกติระดับของ
หลายการประมวลผลจำกัด , พูด , 6 หรือ 8 ขนาดเล็ก
หลายการควบคุมการประมวลผล ความสอดคล้องแคชสามารถบรรลุ
ผ่านศูนย์กลางควบคุม อย่างไรก็ตาม เนื่องจากขา
ข้อจำกัดในสภาพแวดล้อมด้วย เช่นตัวควบคุมไม่สามารถ
เขาใช้ในชิปตัวเดียว สำหรับขึ้นแบ่งปัน
กระเป๋ารถ ดังนั้น จึงเลือกใช้ร่วมกันเข้าถึงกับกระเป๋า
จากซีพียู และ I / O ตัวควบคุม หมายเลขของเอกสาร
[ 10,11,12,13,14 ] ได้กล่าวถึงโปรโตคอลบัสมุ่งเน้นความสอดคล้องแคช คอลที่นำเสนอในงานนี้ถูกดัดแปลง
จากเมนเฟรมรถบัสการออกแบบเพื่อสิ่งแวดล้อม
การแปล กรุณารอสักครู่..
![](//thimg.ilovetranslation.com/pic/loading_3.gif?v=b9814dd30c1d7c59_8619)