The I/O clock is distributed as a c

The I/O clock is distributed as a clock only within clusters by
re-timing to l2clk a phase signal (io_phase) which toggles at a
reduced CMP rate. Pipelining the common phase is cheaper and
more efficient than a custom top level distribution. The cluster
headers perform re-timing, clock gating, muxing, and related
DFT functions before driving clock grids using pre-grid drivers.
In short, iol2clk is derived from l2clk within any cluster and
hence the iol2clk-l2clk skew is comparable to l2clk-l2clk skew
across clusters. On the other hand, the latencies of CMP and
DR clocks are loosely matched and therefore may exhibit large
inter-domain skew in a single MCU. Large skew in this context
is defined as skew approaching CMP cycle times.

ผลลัพธ์ (ไทย) 1:

นาฬิกา I/O กระจายเป็นนาฬิกาภายในคลัสเตอร์โดยเฉพาะการกำหนดเวลาการ l2clk สัญญาณเฟส (io_phase) ที่สลับที่การลดอัตรา CMP Pipelining ระยะทั่วไปที่มีราคาถูกกว่า และมีประสิทธิภาพมากกว่าการกระจายระดับบนสุดแบบกำหนดเอง คลัสเตอร์หัวข้อการกำหนดเวลาใหม่ นาฬิกา gating, muxing และที่เกี่ยวข้องฟังก์ชัน DFT ก่อนขับนาฬิกาโดยใช้ไดรเวอร์ก่อนตารางกริดในระยะสั้น มี iol2clk มาจาก l2clk ภายในคลัสเตอร์ใด ๆ และดังนั้น การเอียง iol2clk l2clk จะเทียบเท่ากับการเอียง l2clk-l2clkในคลัสเตอร์ ในทางกลับกัน เวลาแฝงของ CMP และDR นาฬิกาซึ่งตรง และดังนั้นจึง อาจแสดงขนาดใหญ่การเอียงระหว่างโดเมนในหลักเดียว การเอียงขนาดใหญ่ในบริบทนี้ได้กำหนดเป็น CMP ใกล้ต้นฉบับเอียงอัตโนมัติเวลาวงจร

ผลลัพธ์ (ไทย) 2:

I / O
นาฬิกามีการกระจายเป็นนาฬิกาเฉพาะภายในกลุ่มโดยอีกครั้งระยะเวลาที่จะl2clk สัญญาณเฟส (io_phase)
ซึ่งสลับที่ลดอัตราCMP
ไปป์ไลน์ขั้นตอนเหมือนกันคือราคาถูกกว่าและมีประสิทธิภาพมากกว่าการกระจายระดับบนสุดที่กำหนดเอง กลุ่มหัวดำเนินการอีกครั้งเวลา gating นาฬิกา muxing และที่เกี่ยวข้องกับฟังก์ชั่นDFT ก่อนขับรถกริดนาฬิกาใช้ไดรเวอร์ก่อนตาราง. ในระยะสั้น iol2clk มาจาก l2clk ภายในกลุ่มใด ๆ และด้วยเหตุนี้เอียงiol2clk-l2clk ก็เปรียบได้กับ l2clk- l2clk เอียงทั้งคลัสเตอร์ ในทางกลับกัน, ศักยภาพของซีเอ็มพีและนาฬิกาDR จะถูกจับคู่อย่างอิสระและดังนั้นจึงอาจมีขนาดใหญ่ลาดระหว่างโดเมนใน MCU เดียว เอียงขนาดใหญ่ในบริบทนี้ถูกกำหนดให้เป็นเอียงใกล้เวลาในวงจรซีเอ็มพี

ผลลัพธ์ (ไทย) 3:

นาฬิกา I / O มีการกระจายเป็นนาฬิกาเพียงภายในกลุ่มโดย
เวลาอีกครั้งเพื่อ l2clk เฟสสัญญาณ ( io_phase ) ซึ่งสลับที่
ลดอัตรา 190 . การทำงานขั้นตอนทั่วไปมีราคาถูกและมีประสิทธิภาพมากขึ้นกว่าที่กำหนดเองด้านบน
ระดับการกระจาย กลุ่ม
ส่วนหัวแสดงเวลาเป็นนาฬิกา gating muxing , และที่เกี่ยวข้องกับ
DFT ฟังก์ชันก่อนขับกริดก่อนตารางนาฬิกาใช้ไดรเวอร์ .
ในสั้นiol2clk ได้มาจาก l2clk ภายในกลุ่ม และ iol2clk-l2clk
จึงเปรียบได้กับ l2clk-l2clk เบ้เบ้
ข้ามกลุ่ม บนมืออื่น ๆ , เกิดประสิทธิภาพและ
ดรนาฬิกาหลวมจับคู่และดังนั้นจึงอาจมีขนาดใหญ่
อินเตอร์โดเมนเอียงใน MCU ตัวเดียว ใหญ่เบ้ในบริบท
หมายถึงเอียงเข้าใกล้รอบ 190 ครั้ง