Various implementations of D-FFusin

Various implementations of D-FF
using Single Clock pulse with Hold Mode (HM-FF) Flip flop,
Without Hold Mode (WHM-FF) Flip Flop and Shift registers
implementation methods are presented. The aspects of Static
Timing Analysis of all models are compared. This method is
targeted to Xilinx Virtex 6 family and provides reasonable
improvement in speed.

ผลลัพธ์ (ไทย) 1:

ปฏิบัติการต่าง ๆ ของ D FFใช้ชีพจรนาฬิกาเดียวปัดพลิกเก็บโหมด (HM-FF)ไม่ มีทะเบียนค้างโหมด (WHM-FF) พลิกชาติและ Shiftมีแสดงวิธีการใช้งาน ลักษณะของการคงวิเคราะห์ช่วงเวลาของทุกรุ่นมีการเปรียบเทียบ วิธีนี้คือเป้าหมายของ Xilinx Virtex 6 ครอบครัว และให้เหมาะสมปรับปรุงความเร็ว

ผลลัพธ์ (ไทย) 2:

การใช้งานต่างๆของ D-FF
ใช้ชีพจรนาฬิกาเดี่ยวพร้อมโหมดถือ (HM-FF)
ปัดพลิกโดยไม่ต้องถือโหมด(WHM-FF)
ปัดพลิกและลงทะเบียนเปลี่ยนวิธีการดำเนินงานที่นำเสนอ
ด้านของการคงการวิเคราะห์ระยะเวลาของทุกรุ่นที่มีการเปรียบเทียบ วิธีการนี้จะกำหนดเป้าหมายไปยัง Xilinx Virtex 6 ครอบครัวที่เหมาะสมและให้ปรับปรุงในความเร็ว

ผลลัพธ์ (ไทย) 3:

การใช้งานต่างๆของ d-ff
ใช้ชีพจรนาฬิกาเดี่ยวกับโหมด HOLD ( hm-ff ) พลิก flop
โดยไม่ต้องโหมด HOLD ( whm-ff ) ปัดพลิกและเปลี่ยนทะเบียน
ใช้วิธีนำเสนอ ด้านการวิเคราะห์เวลาคงที่
ของทุกรุ่นจะเปรียบเทียบ วิธีนี้เป็นวิธีที่
เป้าหมายวงจร Virtex 6 ครอบครัวและมีการปรับปรุงที่เหมาะสม
ในความเร็ว